diff --git a/packages/linux/patches/linux-3.6.5-920-add_rtl8168.patch b/packages/linux/patches/linux-3.6.5-920-add_rtl8168.patch
new file mode 100644
index 0000000000..17eb676896
--- /dev/null
+++ b/packages/linux/patches/linux-3.6.5-920-add_rtl8168.patch
@@ -0,0 +1,27346 @@
+diff -rupN a/drivers/net/ethernet/realtek/Kconfig b/drivers/net/ethernet/realtek/Kconfig
+--- a/drivers/net/ethernet/realtek/Kconfig 2012-10-22 15:38:20.939012106 +0300
++++ b/drivers/net/ethernet/realtek/Kconfig 2012-10-25 11:47:00.606571613 +0300
+@@ -102,6 +102,27 @@ config 8139_OLD_RX_RESET
+ experience problems, you can enable this option to restore the
+ old RX-reset behavior. If unsure, say N.
+
++config R8168
++ tristate "Realtek 8168 gigabit ethernet support"
++ depends on PCI
++ select FW_LOADER
++ select CRC32
++ select NET_CORE
++ select MII
++ ---help---
++ Say Y here if you have a Realtek 8168 Gigabit Ethernet adapter.
++
++ To compile this driver as a module, choose M here: the module
++ will be called r8168. This is recommended.
++
++config R8168_NAPI
++ bool "Realtek 8168 NAPI support"
++ depends on R8168
++
++config R8168_VLAN
++ bool "Realtek 8168 VLAN support"
++ depends on R8168
++
+ config R8169
+ tristate "Realtek 8169 gigabit ethernet support"
+ depends on PCI
+diff -rupN a/drivers/net/ethernet/realtek/Makefile b/drivers/net/ethernet/realtek/Makefile
+--- a/drivers/net/ethernet/realtek/Makefile 2012-10-22 15:38:20.943012225 +0300
++++ b/drivers/net/ethernet/realtek/Makefile 2012-10-25 11:47:00.606571613 +0300
+@@ -6,3 +6,4 @@ obj-$(CONFIG_8139CP) += 8139cp.o
+ obj-$(CONFIG_8139TOO) += 8139too.o
+ obj-$(CONFIG_ATP) += atp.o
+ obj-$(CONFIG_R8169) += r8169.o
++obj-$(CONFIG_R8168) += r8168_n.o r8168_asf.o rtl_eeprom.o rtltool.o
+diff -rupN a/drivers/net/ethernet/realtek/r8168_asf.c b/drivers/net/ethernet/realtek/r8168_asf.c
+--- a/drivers/net/ethernet/realtek/r8168_asf.c 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/r8168_asf.c 2012-10-25 11:47:40.983859578 +0300
+@@ -0,0 +1,420 @@
++/*
++################################################################################
++#
++# r8168 is the Linux device driver released for RealTek RTL8168B/8111B,
++# RTL8168C/8111C, RTL8168CP/8111CP, RTL8168D/8111D, and RTL8168DP/8111DP, and
++# RTK8168E/8111E Gigabit Ethernet controllers with PCI-Express interface.
++#
++# Copyright(c) 2012 Realtek Semiconductor Corp. All rights reserved.
++#
++# This program is free software; you can redistribute it and/or modify it
++# under the terms of the GNU General Public License as published by the Free
++# Software Foundation; either version 2 of the License, or (at your option)
++# any later version.
++#
++# This program is distributed in the hope that it will be useful, but WITHOUT
++# ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
++# FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
++# more details.
++#
++# You should have received a copy of the GNU General Public License along with
++# this program; if not, see .
++#
++# Author:
++# Realtek NIC software team
++# No. 2, Innovation Road II, Hsinchu Science Park, Hsinchu 300, Taiwan
++#
++################################################################################
++*/
++
++/*
++ * This product is covered by one or more of the following patents:
++ * US5,307,459, US5,434,872, US5,732,094, US6,570,884, US6,115,776, and US6,327,625.
++ */
++
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++
++#include
++
++#include "r8168.h"
++#include "r8168_asf.h"
++#include "rtl_eeprom.h"
++
++int rtl8168_asf_ioctl(struct net_device *dev,
++ struct ifreq *ifr)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ void *user_data = ifr->ifr_data;
++ struct asf_ioctl_struct asf_usrdata;
++
++ if (tp->mcfg != CFG_METHOD_7 && tp->mcfg != CFG_METHOD_8)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&asf_usrdata, user_data, sizeof(struct asf_ioctl_struct)))
++ return -EFAULT;
++
++ switch (asf_usrdata.offset) {
++ case HBPeriod:
++ rtl8168_asf_hbperiod(ioaddr, asf_usrdata.arg, asf_usrdata.u.data);
++ break;
++ case WD8Timer:
++ break;
++ case WD16Rst:
++ rtl8168_asf_wd16rst(ioaddr, asf_usrdata.arg, asf_usrdata.u.data);
++ break;
++ case WD8Rst:
++ rtl8168_asf_time_period(ioaddr, asf_usrdata.arg, WD8Rst, asf_usrdata.u.data);
++ break;
++ case LSnsrPollCycle:
++ rtl8168_asf_time_period(ioaddr, asf_usrdata.arg, LSnsrPollCycle, asf_usrdata.u.data);
++ break;
++ case ASFSnsrPollPrd:
++ rtl8168_asf_time_period(ioaddr, asf_usrdata.arg, ASFSnsrPollPrd, asf_usrdata.u.data);
++ break;
++ case AlertReSendItvl:
++ rtl8168_asf_time_period(ioaddr, asf_usrdata.arg, AlertReSendItvl, asf_usrdata.u.data);
++ break;
++ case SMBAddr:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, SMBAddr, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case ASFConfigR0:
++ rtl8168_asf_config_regs(ioaddr, asf_usrdata.arg, ASFConfigR0, asf_usrdata.u.data);
++ break;
++ case ASFConfigR1:
++ rtl8168_asf_config_regs(ioaddr, asf_usrdata.arg, ASFConfigR1, asf_usrdata.u.data);
++ break;
++ case ConsoleMA:
++ rtl8168_asf_console_mac(tp, asf_usrdata.arg, asf_usrdata.u.data);
++ break;
++ case ConsoleIP:
++ rtl8168_asf_ip_address(ioaddr, asf_usrdata.arg, ConsoleIP, asf_usrdata.u.data);
++ break;
++ case IPAddr:
++ rtl8168_asf_ip_address(tp, asf_usrdata.arg, IPAddr, asf_usrdata.u.data);
++ break;
++ case UUID:
++ rtl8168_asf_rw_uuid(ioaddr, asf_usrdata.arg, asf_usrdata.u.data);
++ break;
++ case IANA:
++ rtl8168_asf_rw_iana(ioaddr, asf_usrdata.arg, asf_usrdata.u.data);
++ break;
++ case SysID:
++ rtl8168_asf_rw_systemid(ioaddr, asf_usrdata.arg, asf_usrdata.u.data);
++ break;
++ case Community:
++ rtl8168_asf_community_string(ioaddr, asf_usrdata.arg, asf_usrdata.u.string);
++ break;
++ case StringLength:
++ rtl8168_asf_community_string_len(ioaddr, asf_usrdata.arg, asf_usrdata.u.data);
++ break;
++ case FmCapMsk:
++ rtl8168_asf_capability_masks(ioaddr, asf_usrdata.arg, FmCapMsk, asf_usrdata.u.data);
++ break;
++ case SpCMDMsk:
++ rtl8168_asf_capability_masks(ioaddr, asf_usrdata.arg, SpCMDMsk, asf_usrdata.u.data);
++ break;
++ case SysCapMsk:
++ rtl8168_asf_capability_masks(ioaddr, asf_usrdata.arg, SysCapMsk, asf_usrdata.u.data);
++ break;
++ case RmtRstAddr:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtRstAddr, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtRstCmd:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtRstCmd, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtRstData:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtRstData, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPwrOffAddr:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPwrOffAddr, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPwrOffCmd:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPwrOffCmd, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPwrOffData:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPwrOffData, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPwrOnAddr:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPwrOnAddr, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPwrOnCmd:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPwrOnCmd, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPwrOnData:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPwrOnData, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPCRAddr:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPCRAddr, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPCRCmd:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPCRCmd, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case RmtPCRData:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, RmtPCRData, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case ASFSnsr0Addr:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, ASFSnsr0Addr, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case LSnsrAddr0:
++ rtl8168_asf_rw_hexadecimal(ioaddr, asf_usrdata.arg, LSnsrAddr0, RW_ONE_BYTE, asf_usrdata.u.data);
++ break;
++ case KO:
++ /* Get/Set Key Operation */
++ rtl8168_asf_key_access(ioaddr, asf_usrdata.arg, KO, asf_usrdata.u.data);
++ break;
++ case KA:
++ /* Get/Set Key Administrator */
++ rtl8168_asf_key_access(ioaddr, asf_usrdata.arg, KA, asf_usrdata.u.data);
++ break;
++ case KG:
++ /* Get/Set Key Generation */
++ rtl8168_asf_key_access(ioaddr, asf_usrdata.arg, KG, asf_usrdata.u.data);
++ break;
++ case KR:
++ /* Get/Set Key Random */
++ rtl8168_asf_key_access(tp, asf_usrdata.arg, KR, asf_usrdata.u.data);
++ break;
++ default:
++ return -EOPNOTSUPP;
++ }
++
++ if (copy_to_user(user_data, &asf_usrdata, sizeof(struct asf_ioctl_struct)))
++ return -EFAULT;
++
++ return 0;
++}
++
++void rtl8168_asf_hbperiod(void __iomem *ioaddr, int arg, unsigned int *data)
++{
++ if (arg == ASF_GET)
++ data[ASFHBPERIOD] = rtl8168_eri_read(ioaddr, HBPeriod, RW_TWO_BYTES, ERIAR_ASF);
++ else if (arg == ASF_SET) {
++ rtl8168_eri_write(ioaddr, HBPeriod, RW_TWO_BYTES, data[ASFHBPERIOD], ERIAR_ASF);
++ rtl8168_eri_write(ioaddr, 0x1EC, RW_ONE_BYTE, 0x07, ERIAR_ASF);
++ }
++}
++
++void rtl8168_asf_wd16rst(void __iomem *ioaddr, int arg, unsigned int *data)
++{
++ data[ASFWD16RST] = rtl8168_eri_read(ioaddr, WD16Rst, RW_TWO_BYTES, ERIAR_ASF);
++}
++
++void rtl8168_asf_console_mac(struct rtl8168_private *tp, int arg, unsigned int *data)
++{
++ void __iomem *ioaddr=tp->mmio_addr;
++ int i;
++
++ if (arg == ASF_GET) {
++ for (i = 0; i < 6; i++)
++ data[i] = rtl8168_eri_read(ioaddr, ConsoleMA + i, RW_ONE_BYTE, ERIAR_ASF);
++ } else if (arg == ASF_SET) {
++ for (i = 0; i < 6; i++)
++ rtl8168_eri_write(ioaddr, ConsoleMA + i, RW_ONE_BYTE, data[i], ERIAR_ASF);
++
++ /* write the new console MAC address to EEPROM */
++ rtl_eeprom_write_sc(tp, 70, (data[1] << 8) | data[0]);
++ rtl_eeprom_write_sc(tp, 71, (data[3] << 8) | data[2]);
++ rtl_eeprom_write_sc(tp, 72, (data[5] << 8) | data[4]);
++ }
++}
++
++void rtl8168_asf_ip_address(struct rtl8168_private *tp, int arg, int offset, unsigned int *data)
++{
++ void __iomem *ioaddr=tp->mmio_addr;
++ int i;
++ int eeprom_off = 0;
++
++ if (arg == ASF_GET) {
++ for (i = 0; i < 4; i++)
++ data[i] = rtl8168_eri_read(ioaddr, offset + i, RW_ONE_BYTE, ERIAR_ASF);
++ } else if (arg == ASF_SET) {
++ for (i = 0; i < 4; i++)
++ rtl8168_eri_write(ioaddr, offset + i, RW_ONE_BYTE, data[i], ERIAR_ASF);
++
++ if (offset == ConsoleIP)
++ eeprom_off = 73;
++ else if (offset == IPAddr)
++ eeprom_off = 75;
++
++ /* write the new IP address to EEPROM */
++ rtl_eeprom_write_sc(tp, eeprom_off, (data[1] << 8) | data[0]);
++ rtl_eeprom_write_sc(tp, eeprom_off + 1, (data[3] << 8) | data[2]);
++
++ }
++}
++
++void rtl8168_asf_config_regs(void __iomem *ioaddr, int arg, int offset, unsigned int *data)
++{
++ unsigned int value;
++
++ if (arg == ASF_GET) {
++ data[ASFCAPABILITY] = (rtl8168_eri_read(ioaddr, offset, RW_ONE_BYTE, ERIAR_ASF) & data[ASFCONFIG]) ? FUNCTION_ENABLE : FUNCTION_DISABLE;
++ } else if (arg == ASF_SET) {
++ value = rtl8168_eri_read(ioaddr, offset, RW_ONE_BYTE, ERIAR_ASF);
++
++ if (data[ASFCAPABILITY] == FUNCTION_ENABLE)
++ value |= data[ASFCONFIG];
++ else if (data[ASFCAPABILITY] == FUNCTION_DISABLE)
++ value &= ~data[ASFCONFIG];
++
++ rtl8168_eri_write(ioaddr, offset, RW_ONE_BYTE, value, ERIAR_ASF);
++ }
++}
++
++void rtl8168_asf_capability_masks(void __iomem *ioaddr, int arg, int offset, unsigned int *data)
++{
++ unsigned int len, bit_mask;
++
++ bit_mask = DISABLE_MASK;
++
++ if (offset == FmCapMsk) {
++ /* System firmware capabilities */
++ len = RW_FOUR_BYTES;
++ if (data[ASFCAPMASK] == FUNCTION_ENABLE)
++ bit_mask = FMW_CAP_MASK;
++ } else if (offset == SpCMDMsk) {
++ /* Special commands */
++ len = RW_TWO_BYTES;
++ if (data[ASFCAPMASK] == FUNCTION_ENABLE)
++ bit_mask = SPC_CMD_MASK;
++ } else {
++ /* System capability (offset == SysCapMsk)*/
++ len = RW_ONE_BYTE;
++ if (data[ASFCAPMASK] == FUNCTION_ENABLE)
++ bit_mask = SYS_CAP_MASK;
++ }
++
++ if (arg == ASF_GET)
++ data[ASFCAPMASK] = rtl8168_eri_read(ioaddr, offset, len, ERIAR_ASF) ? FUNCTION_ENABLE : FUNCTION_DISABLE;
++ else /* arg == ASF_SET */
++ rtl8168_eri_write(ioaddr, offset, len, bit_mask, ERIAR_ASF);
++}
++
++void rtl8168_asf_community_string(void __iomem *ioaddr, int arg, char *string)
++{
++ int i;
++
++ if (arg == ASF_GET) {
++ for (i = 0; i < COMMU_STR_MAX_LEN; i++)
++ string[i] = rtl8168_eri_read(ioaddr, Community + i, RW_ONE_BYTE, ERIAR_ASF);
++ } else { /* arg == ASF_SET */
++ for (i = 0; i < COMMU_STR_MAX_LEN; i++)
++ rtl8168_eri_write(ioaddr, Community + i, RW_ONE_BYTE, string[i], ERIAR_ASF);
++ }
++}
++
++void rtl8168_asf_community_string_len(void __iomem *ioaddr, int arg, unsigned int *data)
++{
++ if (arg == ASF_GET)
++ data[ASFCOMMULEN] = rtl8168_eri_read(ioaddr, StringLength, RW_ONE_BYTE, ERIAR_ASF);
++ else /* arg == ASF_SET */
++ rtl8168_eri_write(ioaddr, StringLength, RW_ONE_BYTE, data[ASFCOMMULEN], ERIAR_ASF);
++}
++
++void rtl8168_asf_time_period(void __iomem *ioaddr, int arg, int offset, unsigned int *data)
++{
++ int pos = 0;
++
++ if (offset == WD8Rst)
++ pos = ASFWD8RESET;
++ else if (offset == LSnsrPollCycle)
++ pos = ASFLSNRPOLLCYC;
++ else if (offset == ASFSnsrPollPrd)
++ pos = ASFSNRPOLLCYC;
++ else if (offset == AlertReSendItvl)
++ pos = ASFALERTRESND;
++
++ if (arg == ASF_GET)
++ data[pos] = rtl8168_eri_read(ioaddr, offset, RW_ONE_BYTE, ERIAR_ASF);
++ else /* arg == ASF_SET */
++ rtl8168_eri_write(ioaddr, offset, RW_ONE_BYTE, data[pos], ERIAR_ASF);
++
++}
++
++void rtl8168_asf_key_access(struct rtl8168_private *tp, int arg, int offset, unsigned int *data)
++{
++ void __iomem *ioaddr=tp->mmio_addr;
++ int i, j;
++ int key_off = 0;
++
++ if (arg == ASF_GET) {
++ for (i = 0; i < KEY_LEN; i++)
++ data[i] = rtl8168_eri_read(ioaddr, offset + KEY_LEN - (i + 1), RW_ONE_BYTE, ERIAR_ASF);
++ } else {
++ if (offset == KO)
++ key_off = 162;
++ else if (offset == KA)
++ key_off = 172;
++ else if (offset == KG)
++ key_off = 182;
++ else if (offset == KR)
++ key_off = 192;
++
++ /* arg == ASF_SET */
++ for (i = 0; i < KEY_LEN; i++)
++ rtl8168_eri_write(ioaddr, offset + KEY_LEN - (i + 1), RW_ONE_BYTE, data[i], ERIAR_ASF);
++
++ /* write the new key to EEPROM */
++ for (i = 0, j = 19; i < 10; i++, j = j - 2)
++ rtl_eeprom_write_sc(tp, key_off + i, (data[j - 1] << 8) | data[j]);
++ }
++}
++
++void rtl8168_asf_rw_hexadecimal(void __iomem *ioaddr, int arg, int offset, int len, unsigned int *data)
++{
++ if (arg == ASF_GET)
++ data[ASFRWHEXNUM] = rtl8168_eri_read(ioaddr, offset, len, ERIAR_ASF);
++ else /* arg == ASF_SET */
++ rtl8168_eri_write(ioaddr, offset, len, data[ASFRWHEXNUM], ERIAR_ASF);
++}
++
++void rtl8168_asf_rw_systemid(void __iomem *ioaddr, int arg, unsigned int *data)
++{
++ int i;
++
++ if (arg == ASF_GET)
++ for (i = 0; i < SYSID_LEN ; i++)
++ data[i] = rtl8168_eri_read(ioaddr, SysID + i, RW_ONE_BYTE, ERIAR_ASF);
++ else /* arg == ASF_SET */
++ for (i = 0; i < SYSID_LEN ; i++)
++ rtl8168_eri_write(ioaddr, SysID + i, RW_ONE_BYTE, data[i], ERIAR_ASF);
++}
++
++void rtl8168_asf_rw_iana(void __iomem *ioaddr, int arg, unsigned int *data)
++{
++ int i;
++
++ if (arg == ASF_GET)
++ for (i = 0; i < RW_FOUR_BYTES; i++)
++ data[i] = rtl8168_eri_read(ioaddr, IANA + i, RW_ONE_BYTE, ERIAR_ASF);
++ else /* arg == ASF_SET */
++ for (i = 0; i < RW_FOUR_BYTES; i++)
++ rtl8168_eri_write(ioaddr, IANA + i, RW_ONE_BYTE, data[i], ERIAR_ASF);
++}
++
++void rtl8168_asf_rw_uuid(void __iomem *ioaddr, int arg, unsigned int *data)
++{
++ int i, j;
++
++ if (arg == ASF_GET)
++ for (i = UUID_LEN - 1, j = 0; i >= 0 ; i--, j++)
++ data[j] = rtl8168_eri_read(ioaddr, UUID + i, RW_ONE_BYTE, ERIAR_ASF);
++ else /* arg == ASF_SET */
++ for (i = UUID_LEN - 1, j = 0; i >= 0 ; i--, j++)
++ rtl8168_eri_write(ioaddr, UUID + i, RW_ONE_BYTE, data[j], ERIAR_ASF);
++}
+diff -rupN a/drivers/net/ethernet/realtek/r8168_asf.h b/drivers/net/ethernet/realtek/r8168_asf.h
+--- a/drivers/net/ethernet/realtek/r8168_asf.h 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/r8168_asf.h 2012-10-25 11:47:40.983859577 +0300
+@@ -0,0 +1,295 @@
++/*
++################################################################################
++#
++# r8168 is the Linux device driver released for RealTek RTL8168B/8111B,
++# RTL8168C/8111C, RTL8168CP/8111CP, RTL8168D/8111D, and RTL8168DP/8111DP, and
++# RTK8168E/8111E Gigabit Ethernet controllers with PCI-Express interface.
++#
++# Copyright(c) 2012 Realtek Semiconductor Corp. All rights reserved.
++#
++# This program is free software; you can redistribute it and/or modify it
++# under the terms of the GNU General Public License as published by the Free
++# Software Foundation; either version 2 of the License, or (at your option)
++# any later version.
++#
++# This program is distributed in the hope that it will be useful, but WITHOUT
++# ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
++# FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
++# more details.
++#
++# You should have received a copy of the GNU General Public License along with
++# this program; if not, see .
++#
++# Author:
++# Realtek NIC software team
++# No. 2, Innovation Road II, Hsinchu Science Park, Hsinchu 300, Taiwan
++#
++################################################################################
++*/
++
++/************************************************************************************
++ * This product is covered by one or more of the following patents:
++ * US5,307,459, US5,434,872, US5,732,094, US6,570,884, US6,115,776, and US6,327,625.
++ ***********************************************************************************/
++
++#define SIOCDEVPRIVATE_RTLASF SIOCDEVPRIVATE
++
++#define FUNCTION_ENABLE 1
++#define FUNCTION_DISABLE 0
++
++#define ASFCONFIG 0
++#define ASFCAPABILITY 1
++#define ASFCOMMULEN 0
++#define ASFHBPERIOD 0
++#define ASFWD16RST 0
++#define ASFCAPMASK 0
++#define ASFALERTRESND 0
++#define ASFLSNRPOLLCYC 0
++#define ASFSNRPOLLCYC 0
++#define ASFWD8RESET 0
++#define ASFRWHEXNUM 0
++
++#define FMW_CAP_MASK 0x0000F867
++#define SPC_CMD_MASK 0x1F00
++#define SYS_CAP_MASK 0xFF
++#define DISABLE_MASK 0x00
++
++#define MAX_DATA_LEN 200
++#define MAX_STR_LEN 200
++
++#define COMMU_STR_MAX_LEN 23
++
++#define KEY_LEN 20
++#define UUID_LEN 16
++#define SYSID_LEN 2
++
++#define RW_ONE_BYTE 1
++#define RW_TWO_BYTES 2
++#define RW_FOUR_BYTES 4
++
++enum asf_registers {
++ HBPeriod = 0x0000,
++ WD8Rst = 0x0002,
++ WD8Timer = 0x0003,
++ WD16Rst = 0x0004,
++ LSnsrPollCycle = 0x0006,
++ ASFSnsrPollPrd = 0x0007,
++ AlertReSendCnt = 0x0008,
++ AlertReSendItvl = 0x0009,
++ SMBAddr = 0x000A,
++ SMBCap = 0x000B,
++ ASFConfigR0 = 0x000C,
++ ASFConfigR1 = 0x000D,
++ WD16Timer = 0x000E,
++ ConsoleMA = 0x0010,
++ ConsoleIP = 0x0016,
++ IPAddr = 0x001A,
++
++ UUID = 0x0020,
++ IANA = 0x0030,
++ SysID = 0x0034,
++ Community = 0x0036,
++ StringLength = 0x004D,
++ LC = 0x004E,
++ EntityInst = 0x004F,
++ FmCapMsk = 0x0050,
++ SpCMDMsk = 0x0054,
++ SysCapMsk = 0x0056,
++ WDSysSt = 0x0057,
++ RxMsgType = 0x0058,
++ RxSpCMD = 0x0059,
++ RxSpCMDPa = 0x005A,
++ RxBtOpMsk = 0x005C,
++ RmtRstAddr = 0x005E,
++ RmtRstCmd = 0x005F,
++ RmtRstData = 0x0060,
++ RmtPwrOffAddr = 0x0061,
++ RmtPwrOffCmd = 0x0062,
++ RmtPwrOffData = 0x0063,
++ RmtPwrOnAddr = 0x0064,
++ RmtPwrOnCmd = 0x0065,
++ RmtPwrOnData = 0x0066,
++ RmtPCRAddr = 0x0067,
++ RmtPCRCmd = 0x0068,
++ RmtPCRData = 0x0069,
++ RMCP_IANA = 0x006A,
++ RMCP_OEM = 0x006E,
++ ASFSnsr0Addr = 0x0070,
++
++ ASFSnsrEvSt = 0x0073,
++ ASFSnsrEvAlert = 0x0081,
++
++ LSnsrNo = 0x00AD,
++ AssrtEvntMsk = 0x00AE,
++ DeAssrtEvntMsk = 0x00AF,
++
++ LSnsrAddr0 = 0x00B0,
++ LAlertCMD0 = 0x00B1,
++ LAlertDataMsk0 = 0x00B2,
++ LAlertCmp0 = 0x00B3,
++ LAlertESnsrT0 = 0x00B4,
++ LAlertET0 = 0x00B5,
++ LAlertEOffset0 = 0x00B6,
++ LAlertES0 = 0x00B7,
++ LAlertSN0 = 0x00B8,
++ LAlertEntity0 = 0x00B9,
++ LAlertEI0 = 0x00BA,
++ LSnsrState0 = 0x00BB,
++
++ LSnsrAddr1 = 0x00BD,
++ LAlertCMD1 = 0x00BE,
++ LAlertDataMsk1 = 0x00BF,
++ LAlertCmp1 = 0x00C0,
++ LAlertESnsrT1 = 0x00C1,
++ LAlertET1 = 0x00C2,
++ LAlertEOffset1 = 0x00C3,
++ LAlertES1 = 0x00C4,
++ LAlertSN1 = 0x00C5,
++ LAlertEntity1 = 0x00C6,
++ LAlertEI1 = 0x00C7,
++ LSnsrState1 = 0x00C8,
++
++ LSnsrAddr2 = 0x00CA,
++ LAlertCMD2 = 0x00CB,
++ LAlertDataMsk2 = 0x00CC,
++ LAlertCmp2 = 0x00CD,
++ LAlertESnsrT2 = 0x00CE,
++ LAlertET2 = 0x00CF,
++ LAlertEOffset2 = 0x00D0,
++ LAlertES2 = 0x00D1,
++ LAlertSN2 = 0x00D2,
++ LAlertEntity2 = 0x00D3,
++ LAlertEI2 = 0x00D4,
++ LSnsrState2 = 0x00D5,
++
++ LSnsrAddr3 = 0x00D7,
++ LAlertCMD3 = 0x00D8,
++ LAlertDataMsk3 = 0x00D9,
++ LAlertCmp3 = 0x00DA,
++ LAlertESnsrT3 = 0x00DB,
++ LAlertET3 = 0x00DC,
++ LAlertEOffset3 = 0x00DD,
++ LAlertES3 = 0x00DE,
++ LAlertSN3 = 0x00DF,
++ LAlertEntity3 = 0x00E0,
++ LAlertEI3 = 0x00E1,
++ LSnsrState3 = 0x00E2,
++
++ LSnsrAddr4 = 0x00E4,
++ LAlertCMD4 = 0x00E5,
++ LAlertDataMsk4 = 0x00E6,
++ LAlertCmp4 = 0x00E7,
++ LAlertESnsrT4 = 0x00E8,
++ LAlertET4 = 0x00E9,
++ LAlertEOffset4 = 0x00EA,
++ LAlertES4 = 0x00EB,
++ LAlertSN4 = 0x00EC,
++ LAlertEntity4 = 0x00ED,
++ LAlertEI4 = 0x00EE,
++ LSnsrState4 = 0x00EF,
++
++ LSnsrAddr5 = 0x00F1,
++ LAlertCMD5 = 0x00F2,
++ LAlertDataMsk5 = 0x00F3,
++ LAlertCmp5 = 0x00F4,
++ LAlertESnsrT5 = 0x00F5,
++ LAlertET5 = 0x00F6,
++ LAlertEOffset5 = 0x00F7,
++ LAlertES5 = 0x00F8,
++ LAlertSN5 = 0x00F9,
++ LAlertEntity5 = 0x00FA,
++ LAlertEI5 = 0x00FB,
++ LSnsrState5 = 0x00FC,
++
++ LSnsrAddr6 = 0x00FE,
++ LAlertCMD6 = 0x00FF,
++ LAlertDataMsk6 = 0x0100,
++ LAlertCmp6 = 0x0101,
++ LAlertESnsrT6 = 0x0102,
++ LAlertET6 = 0x0103,
++ LAlertEOffset6 = 0x0104,
++ LAlertES6 = 0x0105,
++ LAlertSN6 = 0x0106,
++ LAlertEntity6 = 0x0107,
++ LAlertEI6 = 0x0108,
++ LSnsrState6 = 0x0109,
++
++ LSnsrAddr7 = 0x010B,
++ LAlertCMD7 = 0x010C,
++ LAlertDataMsk7 = 0x010D,
++ LAlertCmp7 = 0x010E,
++ LAlertESnsrT7 = 0x010F,
++ LAlertET7 = 0x0110,
++ LAlertEOffset7 = 0x0111,
++ LAlertES7 = 0x0112,
++ LAlertSN7 = 0x0113,
++ LAlertEntity7 = 0x0114,
++ LAlertEI7 = 0x0115,
++ LSnsrState7 = 0x0116,
++ LAssert = 0x0117,
++ LDAssert = 0x0118,
++ IPServiceType = 0x0119,
++ IPIdfr = 0x011A,
++ FlagFOffset = 0x011C,
++ TTL = 0x011E,
++ HbtEI = 0x011F,
++ MgtConSID1 = 0x0120,
++ MgtConSID2 = 0x0124,
++ MgdCltSID = 0x0128,
++ StCd = 0x012C,
++ MgtConUR = 0x012D,
++ MgtConUNL = 0x012E,
++
++ AuthPd = 0x0130,
++ IntyPd = 0x0138,
++ MgtConRN = 0x0140,
++ MgdCtlRN = 0x0150,
++ MgtConUN = 0x0160,
++ Rakp2IntCk = 0x0170,
++ KO = 0x017C,
++ KA = 0x0190,
++ KG = 0x01A4,
++ KR = 0x01B8,
++ CP = 0x01CC,
++ CQ = 0x01D0,
++ KC = 0x01D4,
++ ConsoleSid = 0x01E8,
++
++ SIK1 = 0x01FC,
++ SIK2 = 0x0210,
++ Udpsrc_port = 0x0224,
++ Udpdes_port = 0x0226,
++ Asf_debug_mux = 0x0228
++};
++
++enum asf_cmdln_opt {
++ ASF_GET,
++ ASF_SET,
++ ASF_HELP
++};
++
++struct asf_ioctl_struct {
++ unsigned int arg;
++ unsigned int offset;
++ union {
++ unsigned int data[MAX_DATA_LEN];
++ char string[MAX_STR_LEN];
++ } u;
++};
++
++int rtl8168_asf_ioctl(struct net_device *dev, struct ifreq *ifr);
++void rtl8168_asf_hbperiod(void __iomem *ioaddr, int arg, unsigned int *data);
++void rtl8168_asf_wd16rst(void __iomem *ioaddr, int arg, unsigned int *data);
++void rtl8168_asf_console_mac(struct rtl8168_private *, int arg, unsigned int *data);
++void rtl8168_asf_ip_address(struct rtl8168_private *, int arg, int offset, unsigned int *data);
++void rtl8168_asf_config_regs(void __iomem *ioaddr, int arg, int offset, unsigned int *data);
++void rtl8168_asf_capability_masks(void __iomem *ioaddr, int arg, int offset, unsigned int *data);
++void rtl8168_asf_community_string(void __iomem *ioaddr, int arg, char *string);
++void rtl8168_asf_community_string_len(void __iomem *ioaddr, int arg, unsigned int *data);
++void rtl8168_asf_alert_resend_interval(void __iomem *ioaddr, int arg, unsigned int *data);
++void rtl8168_asf_time_period(void __iomem *ioaddr, int arg, int offset, unsigned int *data);
++void rtl8168_asf_key_access(struct rtl8168_private *, int arg, int offset, unsigned int *data);
++void rtl8168_asf_rw_hexadecimal(void __iomem *ioaddr, int arg, int offset, int len, unsigned int *data);
++void rtl8168_asf_rw_iana(void __iomem *ioaddr, int arg, unsigned int *data);
++void rtl8168_asf_rw_uuid(void __iomem *ioaddr, int arg, unsigned int *data);
++void rtl8168_asf_rw_systemid(void __iomem *ioaddr, int arg, unsigned int *data);
+diff -rupN a/drivers/net/ethernet/realtek/r8168.h b/drivers/net/ethernet/realtek/r8168.h
+--- a/drivers/net/ethernet/realtek/r8168.h 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/r8168.h 2012-10-25 11:47:40.991860929 +0300
+@@ -0,0 +1,1292 @@
++/*
++################################################################################
++#
++# r8168 is the Linux device driver released for RealTek RTL8168B/8111B,
++# RTL8168C/8111C, RTL8168CP/8111CP, RTL8168D/8111D, and RTL8168DP/8111DP, and
++# RTK8168E/8111E Gigabit Ethernet controllers with PCI-Express interface.
++#
++# Copyright(c) 2012 Realtek Semiconductor Corp. All rights reserved.
++#
++# This program is free software; you can redistribute it and/or modify it
++# under the terms of the GNU General Public License as published by the Free
++# Software Foundation; either version 2 of the License, or (at your option)
++# any later version.
++#
++# This program is distributed in the hope that it will be useful, but WITHOUT
++# ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
++# FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
++# more details.
++#
++# You should have received a copy of the GNU General Public License along with
++# this program; if not, see .
++#
++# Author:
++# Realtek NIC software team
++# No. 2, Innovation Road II, Hsinchu Science Park, Hsinchu 300, Taiwan
++#
++################################################################################
++*/
++
++/*
++ * This product is covered by one or more of the following patents:
++ * US5,307,459, US5,434,872, US5,732,094, US6,570,884, US6,115,776, and US6,327,625.
++ */
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,19)
++#define CHECKSUM_PARTIAL CHECKSUM_HW
++#endif
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0)
++ #define irqreturn_t void
++ #define IRQ_HANDLED 1
++ #define IRQ_NONE 0
++ #define IRQ_RETVAL(x)
++#endif
++
++#ifndef HAVE_FREE_NETDEV
++#define free_netdev(x) kfree(x)
++#endif
++
++#ifndef SET_NETDEV_DEV
++#define SET_NETDEV_DEV(net, pdev)
++#endif
++
++#ifndef SET_MODULE_OWNER
++#define SET_MODULE_OWNER(dev)
++#endif
++
++#ifndef SA_SHIRQ
++#define SA_SHIRQ IRQF_SHARED
++#endif
++
++#ifndef NETIF_F_GSO
++#define gso_size tso_size
++#define gso_segs tso_segs
++#endif
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,29)
++ #ifdef CONFIG_NET_POLL_CONTROLLER
++ #define RTL_NET_POLL_CONTROLLER dev->poll_controller=rtl8168_netpoll
++ #else
++ #define RTL_NET_POLL_CONTROLLER
++ #endif
++
++ #ifdef CONFIG_R8168_VLAN
++ #define RTL_SET_VLAN dev->vlan_rx_register=rtl8168_vlan_rx_register
++ #else
++ #define RTL_SET_VLAN
++ #endif
++
++ #define RTL_NET_DEVICE_OPS(ops) dev->open=rtl8168_open; \
++ dev->hard_start_xmit=rtl8168_start_xmit; \
++ dev->get_stats=rtl8168_get_stats; \
++ dev->stop=rtl8168_close; \
++ dev->tx_timeout=rtl8168_tx_timeout; \
++ dev->set_multicast_list=rtl8168_set_rx_mode; \
++ dev->change_mtu=rtl8168_change_mtu; \
++ dev->set_mac_address=rtl8168_set_mac_address; \
++ dev->do_ioctl=rtl8168_do_ioctl; \
++ RTL_NET_POLL_CONTROLLER; \
++ RTL_SET_VLAN;
++#else
++ #define RTL_NET_DEVICE_OPS(ops) dev->netdev_ops=&ops
++#endif
++
++//Due to the hardware design of RTL8111B, the low 32 bit address of receive
++//buffer must be 8-byte alignment.
++#ifndef NET_IP_ALIGN
++#define NET_IP_ALIGN 2
++#endif
++#define RTK_RX_ALIGN 8
++
++#ifdef CONFIG_R8168_NAPI
++#define NAPI_SUFFIX "-NAPI"
++#else
++#define NAPI_SUFFIX ""
++#endif
++
++#define RTL8168_VERSION "8.032.00" NAPI_SUFFIX
++#define MODULENAME "r8168"
++#define PFX MODULENAME ": "
++
++#define GPL_CLAIM "\
++r8168 Copyright (C) 2012 Realtek NIC software team \n \
++This program comes with ABSOLUTELY NO WARRANTY; for details, please see . \n \
++This is free software, and you are welcome to redistribute it under certain conditions; see . \n"
++
++#ifdef RTL8168_DEBUG
++#define assert(expr) \
++ if(!(expr)) { \
++ printk( "Assertion failed! %s,%s,%s,line=%d\n", \
++ #expr,__FILE__,__FUNCTION__,__LINE__); \
++ }
++#define dprintk(fmt, args...) do { printk(PFX fmt, ## args); } while (0)
++#else
++#define assert(expr) do {} while (0)
++#define dprintk(fmt, args...) do {} while (0)
++#endif /* RTL8168_DEBUG */
++
++#define R8168_MSG_DEFAULT \
++ (NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN)
++
++#define TX_BUFFS_AVAIL(tp) \
++ (tp->dirty_tx + NUM_TX_DESC - tp->cur_tx - 1)
++
++#ifdef CONFIG_R8168_NAPI
++#define rtl8168_rx_skb netif_receive_skb
++#define rtl8168_rx_hwaccel_skb vlan_hwaccel_receive_skb
++#define rtl8168_rx_quota(count, quota) min(count, quota)
++#else
++#define rtl8168_rx_skb netif_rx
++#define rtl8168_rx_hwaccel_skb vlan_hwaccel_rx
++#define rtl8168_rx_quota(count, quota) count
++#endif
++
++/* MAC address length */
++#ifndef MAC_ADDR_LEN
++#define MAC_ADDR_LEN 6
++#endif
++
++#ifndef MAC_PROTOCOL_LEN
++#define MAC_PROTOCOL_LEN 2
++#endif
++
++#define Reserved2_data 7
++#define RX_DMA_BURST 7 /* Maximum PCI burst, '6' is 1024 */
++#define TX_DMA_BURST_unlimited 7
++#define TX_DMA_BURST_1024 6
++#define TX_DMA_BURST_512 5
++#define TX_DMA_BURST_256 4
++#define TX_DMA_BURST_128 3
++#define TX_DMA_BURST_64 2
++#define TX_DMA_BURST_32 1
++#define TX_DMA_BURST_16 0
++#define Reserved1_data 0x3F
++#define RxPacketMaxSize 0x3FE8 /* 16K - 1 - ETH_HLEN - VLAN - CRC... */
++#define Jumbo_Frame_2k (2 * 1024)
++#define Jumbo_Frame_3k (3 * 1024)
++#define Jumbo_Frame_4k (4 * 1024)
++#define Jumbo_Frame_5k (5 * 1024)
++#define Jumbo_Frame_6k (6 * 1024)
++#define Jumbo_Frame_7k (7 * 1024)
++#define Jumbo_Frame_8k (8 * 1024)
++#define Jumbo_Frame_9k (9 * 1024)
++#define InterFrameGap 0x03 /* 3 means InterFrameGap = the shortest one */
++#define RxEarly_off (1 << 11)
++
++#define R8168_REGS_SIZE 256
++#define R8168_NAPI_WEIGHT 64
++
++#define RX_BUF_SIZE 0x05F3 /* 0x05F3 = 1522bye + 1 */
++#define R8168_TX_RING_BYTES (NUM_TX_DESC * sizeof(struct TxDesc))
++#define R8168_RX_RING_BYTES (NUM_RX_DESC * sizeof(struct RxDesc))
++
++#define RTL8168_TX_TIMEOUT (6 * HZ)
++#define RTL8168_LINK_TIMEOUT (1 * HZ)
++#define RTL8168_ESD_TIMEOUT (2 * HZ)
++
++#define NUM_TX_DESC 1024 /* Number of Tx descriptor registers */
++#define NUM_RX_DESC 1024 /* Number of Rx descriptor registers */
++
++#define NODE_ADDRESS_SIZE 6
++
++/* write/read MMIO register */
++#define RTL_W8(reg, val8) writeb ((val8), ioaddr + (reg))
++#define RTL_W16(reg, val16) writew ((val16), ioaddr + (reg))
++#define RTL_W32(reg, val32) writel ((val32), ioaddr + (reg))
++#define RTL_R8(reg) readb (ioaddr + (reg))
++#define RTL_R16(reg) readw (ioaddr + (reg))
++#define RTL_R32(reg) ((unsigned long) readl (ioaddr + (reg)))
++
++#ifndef DMA_64BIT_MASK
++#define DMA_64BIT_MASK 0xffffffffffffffffULL
++#endif
++
++#ifndef DMA_32BIT_MASK
++#define DMA_32BIT_MASK 0x00000000ffffffffULL
++#endif
++
++#ifndef NETDEV_TX_OK
++#define NETDEV_TX_OK 0 /* driver took care of packet */
++#endif
++
++#ifndef NETDEV_TX_BUSY
++#define NETDEV_TX_BUSY 1 /* driver tx path was busy*/
++#endif
++
++#ifndef NETDEV_TX_LOCKED
++#define NETDEV_TX_LOCKED -1 /* driver tx lock was already taken */
++#endif
++
++#ifndef ADVERTISED_Pause
++#define ADVERTISED_Pause (1 << 13)
++#endif
++
++#ifndef ADVERTISED_Asym_Pause
++#define ADVERTISED_Asym_Pause (1 << 14)
++#endif
++
++#ifndef ADVERTISE_PAUSE_CAP
++#define ADVERTISE_PAUSE_CAP 0x400
++#endif
++
++#ifndef ADVERTISE_PAUSE_ASYM
++#define ADVERTISE_PAUSE_ASYM 0x800
++#endif
++
++#ifndef MII_CTRL1000
++#define MII_CTRL1000 0x09
++#endif
++
++#ifndef ADVERTISE_1000FULL
++#define ADVERTISE_1000FULL 0x200
++#endif
++
++#ifndef ADVERTISE_1000HALF
++#define ADVERTISE_1000HALF 0x100
++#endif
++
++/*****************************************************************************/
++
++//#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,3)
++#if (( LINUX_VERSION_CODE < KERNEL_VERSION(2,4,27) ) || \
++ (( LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,0) ) && \
++ ( LINUX_VERSION_CODE < KERNEL_VERSION(2,6,3) )))
++/* copied from linux kernel 2.6.20 include/linux/netdev.h */
++#define NETDEV_ALIGN 32
++#define NETDEV_ALIGN_CONST (NETDEV_ALIGN - 1)
++
++static inline void *netdev_priv(struct net_device *dev)
++{
++ return (char *)dev + ((sizeof(struct net_device)
++ + NETDEV_ALIGN_CONST)
++ & ~NETDEV_ALIGN_CONST);
++}
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,3)
++
++/*****************************************************************************/
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++ #define RTLDEV tp
++#else
++ #define RTLDEV dev
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++/*****************************************************************************/
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,24)
++ typedef struct net_device *napi_ptr;
++ typedef int *napi_budget;
++
++ #define napi dev
++ #define RTL_NAPI_CONFIG(ndev, priv, function, weig) ndev->poll=function; \
++ ndev->weight=weig;
++ #define RTL_NAPI_QUOTA(budget, ndev) min(*budget, ndev->quota)
++ #define RTL_GET_PRIV(stuct_ptr, priv_struct) netdev_priv(stuct_ptr)
++ #define RTL_GET_NETDEV(priv_ptr)
++ #define RTL_RX_QUOTA(ndev, budget) ndev->quota
++ #define RTL_NAPI_QUOTA_UPDATE(ndev, work_done, budget) *budget -= work_done; \
++ ndev->quota -= work_done;
++ #define RTL_NETIF_RX_COMPLETE(dev, napi) netif_rx_complete(dev)
++ #define RTL_NETIF_RX_SCHEDULE_PREP(dev, napi) netif_rx_schedule_prep(dev)
++ #define __RTL_NETIF_RX_SCHEDULE(dev, napi) __netif_rx_schedule(dev)
++ #define RTL_NAPI_RETURN_VALUE work_done >= work_to_do
++ #define RTL_NAPI_ENABLE(dev, napi) netif_poll_enable(dev)
++ #define RTL_NAPI_DISABLE(dev, napi) netif_poll_disable(dev)
++ #define DMA_BIT_MASK(value) ((1ULL << value) - 1)
++#else
++ typedef struct napi_struct *napi_ptr;
++ typedef int napi_budget;
++
++ #define RTL_NAPI_CONFIG(ndev, priv, function, weight) netif_napi_add(ndev, &priv->napi, function, weight)
++ #define RTL_NAPI_QUOTA(budget, ndev) min(budget, budget)
++ #define RTL_GET_PRIV(stuct_ptr, priv_struct) container_of(stuct_ptr, priv_struct, stuct_ptr)
++ #define RTL_GET_NETDEV(priv_ptr) struct net_device *dev = priv_ptr->dev;
++ #define RTL_RX_QUOTA(ndev, budget) budget
++ #define RTL_NAPI_QUOTA_UPDATE(ndev, work_done, budget)
++ #if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,29)
++ #define RTL_NETIF_RX_COMPLETE(dev, napi) netif_rx_complete(dev, napi)
++ #define RTL_NETIF_RX_SCHEDULE_PREP(dev, napi) netif_rx_schedule_prep(dev, napi)
++ #define __RTL_NETIF_RX_SCHEDULE(dev, napi) __netif_rx_schedule(dev, napi)
++ #endif
++ #if LINUX_VERSION_CODE == KERNEL_VERSION(2,6,29)
++ #define RTL_NETIF_RX_COMPLETE(dev, napi) netif_rx_complete(napi)
++ #define RTL_NETIF_RX_SCHEDULE_PREP(dev, napi) netif_rx_schedule_prep(napi)
++ #define __RTL_NETIF_RX_SCHEDULE(dev, napi) __netif_rx_schedule(napi)
++ #endif
++ #if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,29)
++ #define RTL_NETIF_RX_COMPLETE(dev, napi) napi_complete(napi)
++ #define RTL_NETIF_RX_SCHEDULE_PREP(dev, napi) napi_schedule_prep(napi)
++ #define __RTL_NETIF_RX_SCHEDULE(dev, napi) __napi_schedule(napi)
++ #endif
++ #define RTL_NAPI_RETURN_VALUE work_done
++ #define RTL_NAPI_ENABLE(dev, napi) napi_enable(napi)
++ #define RTL_NAPI_DISABLE(dev, napi) napi_disable(napi)
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,24)
++
++/*****************************************************************************/
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,9)
++#ifdef __CHECKER__
++#define __iomem __attribute__((noderef, address_space(2)))
++extern void __chk_io_ptr(void __iomem *);
++#define __bitwise __attribute__((bitwise))
++#else
++#define __iomem
++#define __chk_io_ptr(x) (void)0
++#define __bitwise
++#endif
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,9)
++
++/*****************************************************************************/
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,8)
++#ifdef __CHECKER__
++#define __force __attribute__((force))
++#else
++#define __force
++#endif
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,8)
++
++#ifndef module_param
++#define module_param(v,t,p) MODULE_PARM(v, "i");
++#endif
++
++#ifndef PCI_DEVICE
++#define PCI_DEVICE(vend,dev) \
++ .vendor = (vend), .device = (dev), \
++ .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
++#endif
++
++/*****************************************************************************/
++/* 2.5.28 => 2.4.23 */
++#if ( LINUX_VERSION_CODE < KERNEL_VERSION(2,5,28) )
++
++static inline void _kc_synchronize_irq(void)
++{
++ synchronize_irq();
++}
++#undef synchronize_irq
++#define synchronize_irq(X) _kc_synchronize_irq()
++
++#include
++#define work_struct tq_struct
++#undef INIT_WORK
++#define INIT_WORK(a,b,c) INIT_TQUEUE(a,(void (*)(void *))b,c)
++#undef container_of
++#define container_of list_entry
++#define schedule_work schedule_task
++#define flush_scheduled_work flush_scheduled_tasks
++#endif /* 2.5.28 => 2.4.17 */
++
++/*****************************************************************************/
++/* 2.6.4 => 2.6.0 */
++#if ( LINUX_VERSION_CODE < KERNEL_VERSION(2,6,4) )
++#define MODULE_VERSION(_version) MODULE_INFO(version, _version)
++#endif /* 2.6.4 => 2.6.0 */
++/*****************************************************************************/
++/* 2.6.0 => 2.5.28 */
++#if ( LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0) )
++#define MODULE_INFO(version, _version)
++#ifndef CONFIG_E1000_DISABLE_PACKET_SPLIT
++#define CONFIG_E1000_DISABLE_PACKET_SPLIT 1
++#endif
++
++#define pci_set_consistent_dma_mask(dev,mask) 1
++
++#undef dev_put
++#define dev_put(dev) __dev_put(dev)
++
++#ifndef skb_fill_page_desc
++#define skb_fill_page_desc _kc_skb_fill_page_desc
++extern void _kc_skb_fill_page_desc(struct sk_buff *skb, int i, struct page *page, int off, int size);
++#endif
++
++#ifndef pci_dma_mapping_error
++#define pci_dma_mapping_error _kc_pci_dma_mapping_error
++static inline int _kc_pci_dma_mapping_error(dma_addr_t dma_addr)
++{
++ return dma_addr == 0;
++}
++#endif
++
++#undef ALIGN
++#define ALIGN(x,a) (((x)+(a)-1)&~((a)-1))
++
++#endif /* 2.6.0 => 2.5.28 */
++
++/*****************************************************************************/
++/* 2.4.22 => 2.4.17 */
++#if ( LINUX_VERSION_CODE < KERNEL_VERSION(2,4,22) )
++#define pci_name(x) ((x)->slot_name)
++#endif /* 2.4.22 => 2.4.17 */
++
++/*****************************************************************************/
++/* 2.6.5 => 2.6.0 */
++#if ( LINUX_VERSION_CODE < KERNEL_VERSION(2,6,5) )
++#define pci_dma_sync_single_for_cpu pci_dma_sync_single
++#define pci_dma_sync_single_for_device pci_dma_sync_single_for_cpu
++#endif /* 2.6.5 => 2.6.0 */
++
++/*****************************************************************************/
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0)
++/*
++ * initialize a work-struct's func and data pointers:
++ */
++#define PREPARE_WORK(_work, _func, _data) \
++ do { \
++ (_work)->func = _func; \
++ (_work)->data = _data; \
++ } while (0)
++
++#endif
++/*****************************************************************************/
++/* 2.6.4 => 2.6.0 */
++#if ( LINUX_VERSION_CODE < KERNEL_VERSION(2,4,25) || \
++ ( LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,0) && \
++ LINUX_VERSION_CODE < KERNEL_VERSION(2,6,4) ) )
++#define ETHTOOL_OPS_COMPAT
++#endif /* 2.6.4 => 2.6.0 */
++
++/*****************************************************************************/
++/* Installations with ethtool version without eeprom, adapter id, or statistics
++ * support */
++
++#ifndef ETH_GSTRING_LEN
++#define ETH_GSTRING_LEN 32
++#endif
++
++#ifndef ETHTOOL_GSTATS
++#define ETHTOOL_GSTATS 0x1d
++#undef ethtool_drvinfo
++#define ethtool_drvinfo k_ethtool_drvinfo
++struct k_ethtool_drvinfo {
++ u32 cmd;
++ char driver[32];
++ char version[32];
++ char fw_version[32];
++ char bus_info[32];
++ char reserved1[32];
++ char reserved2[16];
++ u32 n_stats;
++ u32 testinfo_len;
++ u32 eedump_len;
++ u32 regdump_len;
++};
++
++struct ethtool_stats {
++ u32 cmd;
++ u32 n_stats;
++ u64 data[0];
++};
++#endif /* ETHTOOL_GSTATS */
++
++#ifndef ETHTOOL_PHYS_ID
++#define ETHTOOL_PHYS_ID 0x1c
++#endif /* ETHTOOL_PHYS_ID */
++
++#ifndef ETHTOOL_GSTRINGS
++#define ETHTOOL_GSTRINGS 0x1b
++enum ethtool_stringset {
++ ETH_SS_TEST = 0,
++ ETH_SS_STATS,
++};
++struct ethtool_gstrings {
++ u32 cmd; /* ETHTOOL_GSTRINGS */
++ u32 string_set; /* string set id e.c. ETH_SS_TEST, etc*/
++ u32 len; /* number of strings in the string set */
++ u8 data[0];
++};
++#endif /* ETHTOOL_GSTRINGS */
++
++#ifndef ETHTOOL_TEST
++#define ETHTOOL_TEST 0x1a
++enum ethtool_test_flags {
++ ETH_TEST_FL_OFFLINE = (1 << 0),
++ ETH_TEST_FL_FAILED = (1 << 1),
++};
++struct ethtool_test {
++ u32 cmd;
++ u32 flags;
++ u32 reserved;
++ u32 len;
++ u64 data[0];
++};
++#endif /* ETHTOOL_TEST */
++
++#ifndef ETHTOOL_GEEPROM
++#define ETHTOOL_GEEPROM 0xb
++#undef ETHTOOL_GREGS
++struct ethtool_eeprom {
++ u32 cmd;
++ u32 magic;
++ u32 offset;
++ u32 len;
++ u8 data[0];
++};
++
++struct ethtool_value {
++ u32 cmd;
++ u32 data;
++};
++#endif /* ETHTOOL_GEEPROM */
++
++#ifndef ETHTOOL_GLINK
++#define ETHTOOL_GLINK 0xa
++#endif /* ETHTOOL_GLINK */
++
++#ifndef ETHTOOL_GREGS
++#define ETHTOOL_GREGS 0x00000004 /* Get NIC registers */
++#define ethtool_regs _kc_ethtool_regs
++/* for passing big chunks of data */
++struct _kc_ethtool_regs {
++ u32 cmd;
++ u32 version; /* driver-specific, indicates different chips/revs */
++ u32 len; /* bytes */
++ u8 data[0];
++};
++#endif /* ETHTOOL_GREGS */
++
++#ifndef ETHTOOL_GMSGLVL
++#define ETHTOOL_GMSGLVL 0x00000007 /* Get driver message level */
++#endif
++#ifndef ETHTOOL_SMSGLVL
++#define ETHTOOL_SMSGLVL 0x00000008 /* Set driver msg level, priv. */
++#endif
++#ifndef ETHTOOL_NWAY_RST
++#define ETHTOOL_NWAY_RST 0x00000009 /* Restart autonegotiation, priv */
++#endif
++#ifndef ETHTOOL_GLINK
++#define ETHTOOL_GLINK 0x0000000a /* Get link status */
++#endif
++#ifndef ETHTOOL_GEEPROM
++#define ETHTOOL_GEEPROM 0x0000000b /* Get EEPROM data */
++#endif
++#ifndef ETHTOOL_SEEPROM
++#define ETHTOOL_SEEPROM 0x0000000c /* Set EEPROM data */
++#endif
++#ifndef ETHTOOL_GCOALESCE
++#define ETHTOOL_GCOALESCE 0x0000000e /* Get coalesce config */
++/* for configuring coalescing parameters of chip */
++#define ethtool_coalesce _kc_ethtool_coalesce
++struct _kc_ethtool_coalesce {
++ u32 cmd; /* ETHTOOL_{G,S}COALESCE */
++
++ /* How many usecs to delay an RX interrupt after
++ * a packet arrives. If 0, only rx_max_coalesced_frames
++ * is used.
++ */
++ u32 rx_coalesce_usecs;
++
++ /* How many packets to delay an RX interrupt after
++ * a packet arrives. If 0, only rx_coalesce_usecs is
++ * used. It is illegal to set both usecs and max frames
++ * to zero as this would cause RX interrupts to never be
++ * generated.
++ */
++ u32 rx_max_coalesced_frames;
++
++ /* Same as above two parameters, except that these values
++ * apply while an IRQ is being serviced by the host. Not
++ * all cards support this feature and the values are ignored
++ * in that case.
++ */
++ u32 rx_coalesce_usecs_irq;
++ u32 rx_max_coalesced_frames_irq;
++
++ /* How many usecs to delay a TX interrupt after
++ * a packet is sent. If 0, only tx_max_coalesced_frames
++ * is used.
++ */
++ u32 tx_coalesce_usecs;
++
++ /* How many packets to delay a TX interrupt after
++ * a packet is sent. If 0, only tx_coalesce_usecs is
++ * used. It is illegal to set both usecs and max frames
++ * to zero as this would cause TX interrupts to never be
++ * generated.
++ */
++ u32 tx_max_coalesced_frames;
++
++ /* Same as above two parameters, except that these values
++ * apply while an IRQ is being serviced by the host. Not
++ * all cards support this feature and the values are ignored
++ * in that case.
++ */
++ u32 tx_coalesce_usecs_irq;
++ u32 tx_max_coalesced_frames_irq;
++
++ /* How many usecs to delay in-memory statistics
++ * block updates. Some drivers do not have an in-memory
++ * statistic block, and in such cases this value is ignored.
++ * This value must not be zero.
++ */
++ u32 stats_block_coalesce_usecs;
++
++ /* Adaptive RX/TX coalescing is an algorithm implemented by
++ * some drivers to improve latency under low packet rates and
++ * improve throughput under high packet rates. Some drivers
++ * only implement one of RX or TX adaptive coalescing. Anything
++ * not implemented by the driver causes these values to be
++ * silently ignored.
++ */
++ u32 use_adaptive_rx_coalesce;
++ u32 use_adaptive_tx_coalesce;
++
++ /* When the packet rate (measured in packets per second)
++ * is below pkt_rate_low, the {rx,tx}_*_low parameters are
++ * used.
++ */
++ u32 pkt_rate_low;
++ u32 rx_coalesce_usecs_low;
++ u32 rx_max_coalesced_frames_low;
++ u32 tx_coalesce_usecs_low;
++ u32 tx_max_coalesced_frames_low;
++
++ /* When the packet rate is below pkt_rate_high but above
++ * pkt_rate_low (both measured in packets per second) the
++ * normal {rx,tx}_* coalescing parameters are used.
++ */
++
++ /* When the packet rate is (measured in packets per second)
++ * is above pkt_rate_high, the {rx,tx}_*_high parameters are
++ * used.
++ */
++ u32 pkt_rate_high;
++ u32 rx_coalesce_usecs_high;
++ u32 rx_max_coalesced_frames_high;
++ u32 tx_coalesce_usecs_high;
++ u32 tx_max_coalesced_frames_high;
++
++ /* How often to do adaptive coalescing packet rate sampling,
++ * measured in seconds. Must not be zero.
++ */
++ u32 rate_sample_interval;
++};
++#endif /* ETHTOOL_GCOALESCE */
++
++#ifndef ETHTOOL_SCOALESCE
++#define ETHTOOL_SCOALESCE 0x0000000f /* Set coalesce config. */
++#endif
++#ifndef ETHTOOL_GRINGPARAM
++#define ETHTOOL_GRINGPARAM 0x00000010 /* Get ring parameters */
++/* for configuring RX/TX ring parameters */
++#define ethtool_ringparam _kc_ethtool_ringparam
++struct _kc_ethtool_ringparam {
++ u32 cmd; /* ETHTOOL_{G,S}RINGPARAM */
++
++ /* Read only attributes. These indicate the maximum number
++ * of pending RX/TX ring entries the driver will allow the
++ * user to set.
++ */
++ u32 rx_max_pending;
++ u32 rx_mini_max_pending;
++ u32 rx_jumbo_max_pending;
++ u32 tx_max_pending;
++
++ /* Values changeable by the user. The valid values are
++ * in the range 1 to the "*_max_pending" counterpart above.
++ */
++ u32 rx_pending;
++ u32 rx_mini_pending;
++ u32 rx_jumbo_pending;
++ u32 tx_pending;
++};
++#endif /* ETHTOOL_GRINGPARAM */
++
++#ifndef ETHTOOL_SRINGPARAM
++#define ETHTOOL_SRINGPARAM 0x00000011 /* Set ring parameters, priv. */
++#endif
++#ifndef ETHTOOL_GPAUSEPARAM
++#define ETHTOOL_GPAUSEPARAM 0x00000012 /* Get pause parameters */
++/* for configuring link flow control parameters */
++#define ethtool_pauseparam _kc_ethtool_pauseparam
++struct _kc_ethtool_pauseparam {
++ u32 cmd; /* ETHTOOL_{G,S}PAUSEPARAM */
++
++ /* If the link is being auto-negotiated (via ethtool_cmd.autoneg
++ * being true) the user may set 'autonet' here non-zero to have the
++ * pause parameters be auto-negotiated too. In such a case, the
++ * {rx,tx}_pause values below determine what capabilities are
++ * advertised.
++ *
++ * If 'autoneg' is zero or the link is not being auto-negotiated,
++ * then {rx,tx}_pause force the driver to use/not-use pause
++ * flow control.
++ */
++ u32 autoneg;
++ u32 rx_pause;
++ u32 tx_pause;
++};
++#endif /* ETHTOOL_GPAUSEPARAM */
++
++#ifndef ETHTOOL_SPAUSEPARAM
++#define ETHTOOL_SPAUSEPARAM 0x00000013 /* Set pause parameters. */
++#endif
++#ifndef ETHTOOL_GRXCSUM
++#define ETHTOOL_GRXCSUM 0x00000014 /* Get RX hw csum enable (ethtool_value) */
++#endif
++#ifndef ETHTOOL_SRXCSUM
++#define ETHTOOL_SRXCSUM 0x00000015 /* Set RX hw csum enable (ethtool_value) */
++#endif
++#ifndef ETHTOOL_GTXCSUM
++#define ETHTOOL_GTXCSUM 0x00000016 /* Get TX hw csum enable (ethtool_value) */
++#endif
++#ifndef ETHTOOL_STXCSUM
++#define ETHTOOL_STXCSUM 0x00000017 /* Set TX hw csum enable (ethtool_value) */
++#endif
++#ifndef ETHTOOL_GSG
++#define ETHTOOL_GSG 0x00000018 /* Get scatter-gather enable
++ * (ethtool_value) */
++#endif
++#ifndef ETHTOOL_SSG
++#define ETHTOOL_SSG 0x00000019 /* Set scatter-gather enable
++ * (ethtool_value). */
++#endif
++#ifndef ETHTOOL_TEST
++#define ETHTOOL_TEST 0x0000001a /* execute NIC self-test, priv. */
++#endif
++#ifndef ETHTOOL_GSTRINGS
++#define ETHTOOL_GSTRINGS 0x0000001b /* get specified string set */
++#endif
++#ifndef ETHTOOL_PHYS_ID
++#define ETHTOOL_PHYS_ID 0x0000001c /* identify the NIC */
++#endif
++#ifndef ETHTOOL_GSTATS
++#define ETHTOOL_GSTATS 0x0000001d /* get NIC-specific statistics */
++#endif
++#ifndef ETHTOOL_GTSO
++#define ETHTOOL_GTSO 0x0000001e /* Get TSO enable (ethtool_value) */
++#endif
++#ifndef ETHTOOL_STSO
++#define ETHTOOL_STSO 0x0000001f /* Set TSO enable (ethtool_value) */
++#endif
++
++#ifndef ETHTOOL_BUSINFO_LEN
++#define ETHTOOL_BUSINFO_LEN 32
++#endif
++
++/*****************************************************************************/
++
++enum RTL8168_DSM_STATE {
++ DSM_MAC_INIT = 1,
++ DSM_NIC_GOTO_D3 = 2,
++ DSM_IF_DOWN = 3,
++ DSM_NIC_RESUME_D3 = 4,
++ DSM_IF_UP = 5,
++};
++
++enum RTL8168_registers {
++ MAC0 = 0x00, /* Ethernet hardware address. */
++ MAC4 = 0x04,
++ MAR0 = 0x08, /* Multicast filter. */
++ CounterAddrLow = 0x10,
++ CounterAddrHigh = 0x14,
++ CustomLED = 0x18,
++ TxDescStartAddrLow = 0x20,
++ TxDescStartAddrHigh = 0x24,
++ TxHDescStartAddrLow = 0x28,
++ TxHDescStartAddrHigh = 0x2c,
++ FLASH = 0x30,
++ ERSR = 0x36,
++ ChipCmd = 0x37,
++ TxPoll = 0x38,
++ IntrMask = 0x3C,
++ IntrStatus = 0x3E,
++ TxConfig = 0x40,
++ RxConfig = 0x44,
++ TCTR = 0x48,
++ Cfg9346 = 0x50,
++ Config0 = 0x51,
++ Config1 = 0x52,
++ Config2 = 0x53,
++ Config3 = 0x54,
++ Config4 = 0x55,
++ Config5 = 0x56,
++ TDFNR = 0x57,
++ TimeIntr = 0x58,
++ PHYAR = 0x60,
++ CSIDR = 0x64,
++ CSIAR = 0x68,
++ PHYstatus = 0x6C,
++ MACDBG = 0x6D,
++ GPIO = 0x6E,
++ PMCH = 0x6F,
++ ERIDR = 0x70,
++ ERIAR = 0x74,
++ EPHY_RXER_NUM = 0x7C,
++ EPHYAR = 0x80,
++ OCPDR = 0xB0,
++ MACOCP = 0xB0,
++ OCPAR = 0xB4,
++ PHYOCP = 0xB8,
++ DBG_reg = 0xD1,
++ MCUCmd_reg = 0xD3,
++ RxMaxSize = 0xDA,
++ EFUSEAR = 0xDC,
++ CPlusCmd = 0xE0,
++ IntrMitigate = 0xE2,
++ RxDescAddrLow = 0xE4,
++ RxDescAddrHigh = 0xE8,
++ MTPS = 0xEC,
++ FuncEvent = 0xF0,
++ FuncEventMask = 0xF4,
++ FuncPresetState = 0xF8,
++ FuncForceEvent = 0xFC,
++};
++
++enum RTL8168_register_content {
++ /* InterruptStatusBits */
++ SYSErr = 0x8000,
++ PCSTimeout = 0x4000,
++ SWInt = 0x0100,
++ TxDescUnavail = 0x0080,
++ RxFIFOOver = 0x0040,
++ LinkChg = 0x0020,
++ RxDescUnavail = 0x0010,
++ TxErr = 0x0008,
++ TxOK = 0x0004,
++ RxErr = 0x0002,
++ RxOK = 0x0001,
++
++ /* RxStatusDesc */
++ RxRWT = (1 << 22),
++ RxRES = (1 << 21),
++ RxRUNT = (1 << 20),
++ RxCRC = (1 << 19),
++
++ /* ChipCmdBits */
++ StopReq = 0x80,
++ CmdReset = 0x10,
++ CmdRxEnb = 0x08,
++ CmdTxEnb = 0x04,
++ RxBufEmpty = 0x01,
++
++ /* Cfg9346Bits */
++ Cfg9346_Lock = 0x00,
++ Cfg9346_Unlock = 0xC0,
++ Cfg9346_EEDO = (1 << 0),
++ Cfg9346_EEDI = (1 << 1),
++ Cfg9346_EESK = (1 << 2),
++ Cfg9346_EECS = (1 << 3),
++ Cfg9346_EEM0 = (1 << 6),
++ Cfg9346_EEM1 = (1 << 7),
++
++ /* rx_mode_bits */
++ AcceptErr = 0x20,
++ AcceptRunt = 0x10,
++ AcceptBroadcast = 0x08,
++ AcceptMulticast = 0x04,
++ AcceptMyPhys = 0x02,
++ AcceptAllPhys = 0x01,
++
++ /* Transmit Priority Polling*/
++ HPQ = 0x80,
++ NPQ = 0x40,
++ FSWInt = 0x01,
++
++ /* RxConfigBits */
++ Reserved2_shift = 13,
++ RxCfgDMAShift = 8,
++ RxCfg_128_int_en = (1 << 15),
++ RxCfg_fet_multi_en = (1 << 14),
++ RxCfg_half_refetch = (1 << 13),
++ RxCfg_9356SEL = (1 << 6),
++
++ /* TxConfigBits */
++ TxInterFrameGapShift = 24,
++ TxDMAShift = 8, /* DMA burst value (0-7) is shift this many bits */
++ TxMACLoopBack = (1 << 17), /* MAC loopback */
++
++ /* Config1 register p.24 */
++ LEDS1 = (1 << 7),
++ LEDS0 = (1 << 6),
++ Speed_down = (1 << 4),
++ MEMMAP = (1 << 3),
++ IOMAP = (1 << 2),
++ VPD = (1 << 1),
++ PMEnable = (1 << 0), /* Power Management Enable */
++
++ /* Config3 register */
++ MagicPacket = (1 << 5), /* Wake up when receives a Magic Packet */
++ LinkUp = (1 << 4), /* This bit is reserved in RTL8168B.*/
++ /* Wake up when the cable connection is re-established */
++ ECRCEN = (1 << 3), /* This bit is reserved in RTL8168B*/
++ Jumbo_En0 = (1 << 2), /* This bit is reserved in RTL8168B*/
++ RDY_TO_L23 = (1 << 1), /* This bit is reserved in RTL8168B*/
++ Beacon_en = (1 << 0), /* This bit is reserved in RTL8168B*/
++
++ /* Config4 register */
++ Jumbo_En1 = (1 << 1), /* This bit is reserved in RTL8168B*/
++
++ /* Config5 register */
++ BWF = (1 << 6), /* Accept Broadcast wakeup frame */
++ MWF = (1 << 5), /* Accept Multicast wakeup frame */
++ UWF = (1 << 4), /* Accept Unicast wakeup frame */
++ LanWake = (1 << 1), /* LanWake enable/disable */
++ PMEStatus = (1 << 0), /* PME status can be reset by PCI RST# */
++
++ /* CPlusCmd */
++ EnableBist = (1 << 15),
++ Macdbgo_oe = (1 << 14),
++ Normal_mode = (1 << 13),
++ Force_halfdup = (1 << 12),
++ Force_rxflow_en = (1 << 11),
++ Force_txflow_en = (1 << 10),
++ Cxpl_dbg_sel = (1 << 9),//This bit is reserved in RTL8168B
++ ASF = (1 << 8),//This bit is reserved in RTL8168C
++ PktCntrDisable = (1 << 7),
++ RxVlan = (1 << 6),
++ RxChkSum = (1 << 5),
++ Macdbgo_sel = 0x001C,
++ INTT_0 = 0x0000,
++ INTT_1 = 0x0001,
++ INTT_2 = 0x0002,
++ INTT_3 = 0x0003,
++
++ /* rtl8168_PHYstatus */
++ TxFlowCtrl = 0x40,
++ RxFlowCtrl = 0x20,
++ _1000bpsF = 0x10,
++ _100bps = 0x08,
++ _10bps = 0x04,
++ LinkStatus = 0x02,
++ FullDup = 0x01,
++
++ /* DBG_reg */
++ Fix_Nak_1 = (1 << 4),
++ Fix_Nak_2 = (1 << 3),
++ DBGPIN_E2 = (1 << 0),
++
++ /* DumpCounterCommand */
++ CounterDump = 0x8,
++
++ /* PHY access */
++ PHYAR_Flag = 0x80000000,
++ PHYAR_Write = 0x80000000,
++ PHYAR_Read = 0x00000000,
++ PHYAR_Reg_Mask = 0x1f,
++ PHYAR_Reg_shift = 16,
++ PHYAR_Data_Mask = 0xffff,
++
++ /* EPHY access */
++ EPHYAR_Flag = 0x80000000,
++ EPHYAR_Write = 0x80000000,
++ EPHYAR_Read = 0x00000000,
++ EPHYAR_Reg_Mask = 0x1f,
++ EPHYAR_Reg_shift = 16,
++ EPHYAR_Data_Mask = 0xffff,
++
++ /* CSI access */
++ CSIAR_Flag = 0x80000000,
++ CSIAR_Write = 0x80000000,
++ CSIAR_Read = 0x00000000,
++ CSIAR_ByteEn = 0x0f,
++ CSIAR_ByteEn_shift = 12,
++ CSIAR_Addr_Mask = 0x0fff,
++
++ /* ERI access */
++ ERIAR_Flag = 0x80000000,
++ ERIAR_Write = 0x80000000,
++ ERIAR_Read = 0x00000000,
++ ERIAR_Addr_Align = 4, /* ERI access register address must be 4 byte alignment */
++ ERIAR_ExGMAC = 0,
++ ERIAR_MSIX = 1,
++ ERIAR_ASF = 2,
++ ERIAR_OOB = 2,
++ ERIAR_Type_shift = 16,
++ ERIAR_ByteEn = 0x0f,
++ ERIAR_ByteEn_shift = 12,
++
++ /* OCP GPHY access */
++ OCPDR_Write = 0x80000000,
++ OCPDR_Read = 0x00000000,
++ OCPDR_Reg_Mask = 0xFF,
++ OCPDR_Data_Mask = 0xFFFF,
++ OCPDR_GPHY_Reg_shift = 16,
++ OCPAR_Flag = 0x80000000,
++ OCPAR_GPHY_Write = 0x8000F060,
++ OCPAR_GPHY_Read = 0x0000F060,
++ OCPR_Write = 0x80000000,
++ OCPR_Read = 0x00000000,
++ OCPR_Addr_Reg_shift = 16,
++ OCPR_Flag = 0x80000000,
++
++ /* MCU Command */
++ Now_is_oob = (1 << 7),
++ Txfifo_empty = (1 << 5),
++ Rxfifo_empty = (1 << 4),
++
++ /* E-FUSE access */
++ EFUSE_WRITE = 0x80000000,
++ EFUSE_WRITE_OK = 0x00000000,
++ EFUSE_READ = 0x00000000,
++ EFUSE_READ_OK = 0x80000000,
++ EFUSE_Reg_Mask = 0x03FF,
++ EFUSE_Reg_Shift = 8,
++ EFUSE_Check_Cnt = 300,
++ EFUSE_READ_FAIL = 0xFF,
++ EFUSE_Data_Mask = 0x000000FF,
++
++ /* GPIO */
++ GPIO_en = (1 << 0),
++
++};
++
++enum _DescStatusBit {
++ DescOwn = (1 << 31), /* Descriptor is owned by NIC */
++ RingEnd = (1 << 30), /* End of descriptor ring */
++ FirstFrag = (1 << 29), /* First segment of a packet */
++ LastFrag = (1 << 28), /* Final segment of a packet */
++
++ /* Tx private */
++ /*------ offset 0 of tx descriptor ------*/
++ LargeSend = (1 << 27), /* TCP Large Send Offload (TSO) */
++ MSSShift = 16, /* MSS value position */
++ MSSMask = 0x7ffU, /* MSS value + LargeSend bit: 12 bits */
++ TxIPCS = (1 << 18), /* Calculate IP checksum */
++ TxUDPCS = (1 << 17), /* Calculate UDP/IP checksum */
++ TxTCPCS = (1 << 16), /* Calculate TCP/IP checksum */
++ TxVlanTag = (1 << 17), /* Add VLAN tag */
++
++ /*@@@@@@ offset 4 of tx descriptor => bits for RTL8168C/CP only begin @@@@@@*/
++ TxUDPCS_C = (1 << 31), /* Calculate UDP/IP checksum */
++ TxTCPCS_C = (1 << 30), /* Calculate TCP/IP checksum */
++ TxIPCS_C = (1 << 29), /* Calculate IP checksum */
++ /*@@@@@@ offset 4 of tx descriptor => bits for RTL8168C/CP only end @@@@@@*/
++
++
++ /* Rx private */
++ /*------ offset 0 of rx descriptor ------*/
++ PID1 = (1 << 18), /* Protocol ID bit 1/2 */
++ PID0 = (1 << 17), /* Protocol ID bit 2/2 */
++
++#define RxProtoUDP (PID1)
++#define RxProtoTCP (PID0)
++#define RxProtoIP (PID1 | PID0)
++#define RxProtoMask RxProtoIP
++
++ RxIPF = (1 << 16), /* IP checksum failed */
++ RxUDPF = (1 << 15), /* UDP/IP checksum failed */
++ RxTCPF = (1 << 14), /* TCP/IP checksum failed */
++ RxVlanTag = (1 << 16), /* VLAN tag available */
++
++ /*@@@@@@ offset 0 of rx descriptor => bits for RTL8168C/CP only begin @@@@@@*/
++ RxUDPT = (1 << 18),
++ RxTCPT = (1 << 17),
++ /*@@@@@@ offset 0 of rx descriptor => bits for RTL8168C/CP only end @@@@@@*/
++
++ /*@@@@@@ offset 4 of rx descriptor => bits for RTL8168C/CP only begin @@@@@@*/
++ RxV6F = (1 << 31),
++ RxV4F = (1 << 30),
++ /*@@@@@@ offset 4 of rx descriptor => bits for RTL8168C/CP only end @@@@@@*/
++};
++
++enum features {
++// RTL_FEATURE_WOL = (1 << 0),
++ RTL_FEATURE_MSI = (1 << 1),
++};
++
++enum wol_capability {
++ WOL_DISABLED = 0,
++ WOL_ENABLED = 1
++};
++
++enum bits {
++ BIT_0 = (1 << 0),
++ BIT_1 = (1 << 1),
++ BIT_2 = (1 << 2),
++ BIT_3 = (1 << 3),
++ BIT_4 = (1 << 4),
++ BIT_5 = (1 << 5),
++ BIT_6 = (1 << 6),
++ BIT_7 = (1 << 7),
++ BIT_8 = (1 << 8),
++ BIT_9 = (1 << 9),
++ BIT_10 = (1 << 10),
++ BIT_11 = (1 << 11),
++ BIT_12 = (1 << 12),
++ BIT_13 = (1 << 13),
++ BIT_14 = (1 << 14),
++ BIT_15 = (1 << 15),
++ BIT_16 = (1 << 16),
++ BIT_17 = (1 << 17),
++ BIT_18 = (1 << 18),
++ BIT_19 = (1 << 19),
++ BIT_20 = (1 << 20),
++ BIT_21 = (1 << 21),
++ BIT_22 = (1 << 22),
++ BIT_23 = (1 << 23),
++ BIT_24 = (1 << 24),
++ BIT_25 = (1 << 25),
++ BIT_26 = (1 << 26),
++ BIT_27 = (1 << 27),
++ BIT_28 = (1 << 28),
++ BIT_29 = (1 << 29),
++ BIT_30 = (1 << 30),
++ BIT_31 = (1 << 31)
++};
++
++enum effuse {
++ EFUSE_SUPPORT = 1,
++ EFUSE_NOT_SUPPORT = 0,
++};
++#define RsvdMask 0x3fffc000
++
++struct TxDesc {
++ u32 opts1;
++ u32 opts2;
++ u64 addr;
++};
++
++struct RxDesc {
++ u32 opts1;
++ u32 opts2;
++ u64 addr;
++};
++
++struct ring_info {
++ struct sk_buff *skb;
++ u32 len;
++ u8 __pad[sizeof(void *) - sizeof(u32)];
++};
++
++struct pci_resource {
++ u8 cmd;
++ u8 cls;
++ u16 io_base_h;
++ u16 io_base_l;
++ u16 mem_base_h;
++ u16 mem_base_l;
++ u8 ilr;
++ u16 resv_0x20_h;
++ u16 resv_0x20_l;
++ u16 resv_0x24_h;
++ u16 resv_0x24_l;
++};
++
++struct rtl8168_private {
++ void __iomem *mmio_addr; /* memory map physical address */
++ struct pci_dev *pci_dev; /* Index of PCI device */
++ struct net_device *dev;
++#ifdef CONFIG_R8168_NAPI
++ #if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,24)
++ struct napi_struct napi;
++ #endif
++#endif
++ struct net_device_stats stats; /* statistics of net device */
++ spinlock_t lock; /* spin lock flag */
++ spinlock_t phy_lock; /* spin lock flag for GPHY */
++ u32 msg_enable;
++ u32 tx_tcp_csum_cmd;
++ u32 tx_udp_csum_cmd;
++ u32 tx_ip_csum_cmd;
++ int max_jumbo_frame_size;
++ int chipset;
++ u32 mcfg;
++ u32 cur_rx; /* Index into the Rx descriptor buffer of next Rx pkt. */
++ u32 cur_tx; /* Index into the Tx descriptor buffer of next Rx pkt. */
++ u32 dirty_rx;
++ u32 dirty_tx;
++ struct TxDesc *TxDescArray; /* 256-aligned Tx descriptor ring */
++ struct RxDesc *RxDescArray; /* 256-aligned Rx descriptor ring */
++ dma_addr_t TxPhyAddr;
++ dma_addr_t RxPhyAddr;
++ struct sk_buff *Rx_skbuff[NUM_RX_DESC]; /* Rx data buffers */
++ struct ring_info tx_skb[NUM_TX_DESC]; /* Tx data buffers */
++ unsigned rx_buf_sz;
++ int rx_fifo_overflow;
++ struct timer_list esd_timer;
++ struct timer_list link_timer;
++ int old_link_status;
++ struct pci_resource pci_cfg_space;
++ unsigned int esd_flag;
++ unsigned int pci_cfg_is_read;
++ unsigned int rtl8168_rx_config;
++ u16 cp_cmd;
++ u16 intr_mask;
++ int phy_auto_nego_reg;
++ int phy_1000_ctrl_reg;
++ u8 org_mac_addr[NODE_ADDRESS_SIZE];
++#ifdef CONFIG_R8168_VLAN
++ struct vlan_group *vlgrp;
++#endif
++ u8 wol_enabled;
++ u8 efuse;
++ u8 eeprom_type;
++ u8 autoneg;
++ u8 duplex;
++ u16 speed;
++ u16 eeprom_len;
++ u16 cur_page;
++
++ int (*set_speed)(struct net_device *, u8 autoneg, u16 speed, u8 duplex);
++ void (*get_settings)(struct net_device *, struct ethtool_cmd *);
++ void (*phy_reset_enable)(struct net_device *);
++ unsigned int (*phy_reset_pending)(struct net_device *);
++ unsigned int (*link_ok)(struct net_device *);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,20)
++ struct work_struct task;
++#else
++ struct delayed_work task;
++#endif
++ unsigned features;
++};
++
++enum eetype {
++ EEPROM_TYPE_NONE=0,
++ EEPROM_TYPE_93C46,
++ EEPROM_TYPE_93C56,
++ EEPROM_TWSI
++};
++
++enum mcfg {
++ CFG_METHOD_1=0,
++ CFG_METHOD_2,
++ CFG_METHOD_3,
++ CFG_METHOD_4,
++ CFG_METHOD_5,
++ CFG_METHOD_6,
++ CFG_METHOD_7,
++ CFG_METHOD_8,
++ CFG_METHOD_9 ,
++ CFG_METHOD_10,
++ CFG_METHOD_11,
++ CFG_METHOD_12,
++ CFG_METHOD_13,
++ CFG_METHOD_14,
++ CFG_METHOD_15,
++ CFG_METHOD_16,
++ CFG_METHOD_17,
++ CFG_METHOD_18,
++ CFG_METHOD_19,
++ CFG_METHOD_20,
++ CFG_METHOD_21,
++ CFG_METHOD_22,
++ CFG_METHOD_23,
++ CFG_METHOD_MAX,
++ CFG_METHOD_DEFAULT = 0xFF
++};
++
++#define OOB_CMD_RESET 0x00
++#define OOB_CMD_DRIVER_START 0x05
++#define OOB_CMD_DRIVER_STOP 0x06
++#define OOB_CMD_SET_IPMAC 0x41
++
++void mdio_write(struct rtl8168_private *tp, u32 RegAddr, u32 value);
++void rtl8168_ephy_write(void __iomem *ioaddr, int RegAddr, int value);
++void OCP_write(struct rtl8168_private *tp, u8 mask, u16 Reg, u32 data);
++void OOB_notify(struct rtl8168_private *tp, u8 cmd);
++void rtl8168_init_ring_indexes(struct rtl8168_private *tp);
++int rtl8168_eri_write(void __iomem *ioaddr, int addr, int len, u32 value, int type);
++void OOB_mutex_lock(struct rtl8168_private *tp);
++u32 mdio_read(struct rtl8168_private *tp, u32 RegAddr);
++u32 OCP_read(struct rtl8168_private *tp, u8 mask, u16 Reg);
++u32 rtl8168_eri_read(void __iomem *ioaddr, int addr, int len, int type);
++u16 rtl8168_ephy_read(void __iomem *ioaddr, int RegAddr);
++void OOB_mutex_unlock(struct rtl8168_private *tp);
++
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,34)
++#define netdev_mc_count(dev) ((dev)->mc_count)
++#define netdev_mc_empty(dev) (netdev_mc_count(dev) == 0)
++#define netdev_for_each_mc_addr(mclist, dev) \
++ for (mclist = dev->mc_list; mclist; mclist = mclist->next)
++#endif
+diff -rupN a/drivers/net/ethernet/realtek/r8168_n.c b/drivers/net/ethernet/realtek/r8168_n.c
+--- a/drivers/net/ethernet/realtek/r8168_n.c 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/r8168_n.c 2012-10-25 11:47:41.007862919 +0300
+@@ -0,0 +1,17463 @@
++/*
++################################################################################
++#
++# r8168 is the Linux device driver released for RealTek RTL8168B/8111B,
++# RTL8168C/8111C, RTL8168CP/8111CP, RTL8168D/8111D, RTL8168DP/8111DP, and
++# RTL8168E/8111E Gigabit Ethernet controllers with PCI-Express interface.
++#
++# Copyright(c) 2012 Realtek Semiconductor Corp. All rights reserved.
++#
++# This program is free software; you can redistribute it and/or modify it
++# under the terms of the GNU General Public License as published by the Free
++# Software Foundation; either version 2 of the License, or (at your option)
++# any later version.
++#
++# This program is distributed in the hope that it will be useful, but WITHOUT
++# ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
++# FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
++# more details.
++#
++# You should have received a copy of the GNU General Public License along with
++# this program; if not, see .
++#
++# Author:
++# Realtek NIC software team
++# No. 2, Innovation Road II, Hsinchu Science Park, Hsinchu 300, Taiwan
++#
++################################################################################
++*/
++
++/*
++ * This product is covered by one or more of the following patents:
++ * US5,307,459, US5,434,872, US5,732,094, US6,570,884, US6,115,776, and US6,327,625.
++ */
++
++/*
++ * This driver is modified from r8169.c in Linux kernel 2.6.18
++ */
++
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0)
++#define dev_printk(A,B,fmt,args...) printk(A fmt,##args)
++#else
++#include
++#include
++#endif
++
++#include
++#include
++#include
++
++#include "r8168.h"
++#include "r8168_asf.h"
++#include "rtl_eeprom.h"
++#include "rtltool.h"
++
++static int eee_enable = 0 ;
++module_param(eee_enable, int, S_IRUGO);
++
++#ifdef CONFIG_DOWN_SPEED_100
++static int config_down_speed_100 = 1;
++#else
++static int config_down_speed_100 = 0;
++#endif
++
++/* Maximum events (Rx packets, etc.) to handle at each interrupt. */
++static const int max_interrupt_work = 20;
++
++/* Maximum number of multicast addresses to filter (vs. Rx-all-multicast).
++ The RTL chips use a 64 element hash table based on the Ethernet CRC. */
++static const int multicast_filter_limit = 32;
++
++#define _R(NAME,MAC,RCR,MASK, JumFrameSz) \
++ { .name = NAME, .mcfg = MAC, .RCR_Cfg = RCR, .RxConfigMask = MASK, .jumbo_frame_sz = JumFrameSz }
++
++static const struct {
++ const char *name;
++ u8 mcfg;
++ u32 RCR_Cfg;
++ u32 RxConfigMask; /* Clears the bits supported by this chip */
++ u32 jumbo_frame_sz;
++} rtl_chip_info[] = {
++ _R("RTL8168B/8111B",
++ CFG_METHOD_1,
++ (Reserved2_data << Reserved2_shift) | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_4k),
++
++ _R("RTL8168B/8111B",
++ CFG_METHOD_2,
++ (Reserved2_data << Reserved2_shift) | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_4k),
++
++ _R("RTL8168B/8111B",
++ CFG_METHOD_3,
++ (Reserved2_data << Reserved2_shift) | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_4k),
++
++ _R("RTL8168C/8111C",
++ CFG_METHOD_4, RxCfg_128_int_en | RxCfg_fet_multi_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_6k),
++
++ _R("RTL8168C/8111C",
++ CFG_METHOD_5,
++ RxCfg_128_int_en | RxCfg_fet_multi_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_6k),
++
++ _R("RTL8168C/8111C",
++ CFG_METHOD_6,
++ RxCfg_128_int_en | RxCfg_fet_multi_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_6k),
++
++ _R("RTL8168CP/8111CP",
++ CFG_METHOD_7,
++ RxCfg_128_int_en | RxCfg_fet_multi_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_6k),
++
++ _R("RTL8168CP/8111CP",
++ CFG_METHOD_8,
++ RxCfg_128_int_en | RxCfg_fet_multi_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_6k),
++
++ _R("RTL8168D/8111D",
++ CFG_METHOD_9,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168D/8111D",
++ CFG_METHOD_10,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168DP/8111DP",
++ CFG_METHOD_11,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168DP/8111DP",
++ CFG_METHOD_12,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168DP/8111DP",
++ CFG_METHOD_13,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168E/8111E",
++ CFG_METHOD_14,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168E/8111E",
++ CFG_METHOD_15,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168E-VL/8111E-VL",
++ CFG_METHOD_16,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e0080,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168E-VL/8111E-VL",
++ CFG_METHOD_17,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168F/8111F",
++ CFG_METHOD_18,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168F/8111F",
++ CFG_METHOD_19,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8411",
++ CFG_METHOD_20,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168G/8111G",
++ CFG_METHOD_21,
++ RxCfg_128_int_en | RxEarly_off | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168G/8111G",
++ CFG_METHOD_22,
++ RxCfg_128_int_en | RxEarly_off | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("RTL8168EP/8111EP",
++ CFG_METHOD_23,
++ 0x8f00,//RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ Jumbo_Frame_9k),
++
++ _R("Unknown",
++ CFG_METHOD_DEFAULT,
++ RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift),
++ 0xff7e1880,
++ RX_BUF_SIZE)
++};
++#undef _R
++
++#ifndef PCI_VENDOR_ID_DLINK
++#define PCI_VENDOR_ID_DLINK 0x1186
++#endif
++
++static struct pci_device_id rtl8168_pci_tbl[] = {
++ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8168), },
++ { PCI_VENDOR_ID_DLINK, 0x4300, 0x1186, 0x4b10,},
++ {0,},
++};
++
++MODULE_DEVICE_TABLE(pci, rtl8168_pci_tbl);
++
++static int rx_copybreak = 200;
++static int use_dac;
++static struct {
++ u32 msg_enable;
++} debug = { -1 };
++
++/* media options */
++#define MAX_UNITS 8
++static int speed[MAX_UNITS] = { -1, -1, -1, -1, -1, -1, -1, -1 };
++static int duplex[MAX_UNITS] = { -1, -1, -1, -1, -1, -1, -1, -1 };
++static int autoneg[MAX_UNITS] = { -1, -1, -1, -1, -1, -1, -1, -1 };
++
++MODULE_AUTHOR("Realtek and the Linux r8168 crew ");
++MODULE_DESCRIPTION("RealTek RTL-8168 Gigabit Ethernet driver");
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,10)
++MODULE_PARM(speed, "1-" __MODULE_STRING(MAX_UNITS) "i");
++MODULE_PARM(duplex, "1-" __MODULE_STRING(MAX_UNITS) "i");
++MODULE_PARM(autoneg, "1-" __MODULE_STRING(MAX_UNITS) "i");
++#else
++static int num_speed = 0;
++static int num_duplex = 0;
++static int num_autoneg = 0;
++
++module_param_array(speed, int, &num_speed, 0);
++module_param_array(duplex, int, &num_duplex, 0);
++module_param_array(autoneg, int, &num_autoneg, 0);
++#endif
++
++MODULE_PARM_DESC(speed, "force phy operation. Deprecated by ethtool (8).");
++MODULE_PARM_DESC(duplex, "force phy operation. Deprecated by ethtool (8).");
++MODULE_PARM_DESC(autoneg, "force phy operation. Deprecated by ethtool (8).");
++
++module_param(rx_copybreak, int, 0);
++MODULE_PARM_DESC(rx_copybreak, "Copy breakpoint for copy-only-tiny-frames");
++module_param(use_dac, int, 0);
++MODULE_PARM_DESC(use_dac, "Enable PCI DAC. Unsafe on 32 bit PCI slot.");
++
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++module_param_named(debug, debug.msg_enable, int, 0);
++MODULE_PARM_DESC(debug, "Debug verbosity level (0=none, ..., 16=all)");
++#endif//LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++
++MODULE_LICENSE("GPL");
++
++MODULE_VERSION(RTL8168_VERSION);
++
++static void rtl8168_sleep_rx_enable(struct net_device *dev);
++static void rtl8168_dsm(struct net_device *dev, int dev_state);
++
++static void rtl8168_esd_timer(unsigned long __opaque);
++static void rtl8168_link_timer(unsigned long __opaque);
++static void rtl8168_tx_clear(struct rtl8168_private *tp);
++static void rtl8168_rx_clear(struct rtl8168_private *tp);
++
++static int rtl8168_open(struct net_device *dev);
++static int rtl8168_start_xmit(struct sk_buff *skb, struct net_device *dev);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,19)
++static irqreturn_t rtl8168_interrupt(int irq, void *dev_instance, struct pt_regs *regs);
++#else
++static irqreturn_t rtl8168_interrupt(int irq, void *dev_instance);
++#endif
++static void rtl8168_rx_desc_offset0_init(struct rtl8168_private *, int);
++static int rtl8168_init_ring(struct net_device *dev);
++static void rtl8168_hw_start(struct net_device *dev);
++static int rtl8168_close(struct net_device *dev);
++static void rtl8168_set_rx_mode(struct net_device *dev);
++static void rtl8168_tx_timeout(struct net_device *dev);
++static struct net_device_stats *rtl8168_get_stats(struct net_device *dev);
++static int rtl8168_rx_interrupt(struct net_device *, struct rtl8168_private *, void __iomem *, u32 budget);
++static int rtl8168_change_mtu(struct net_device *dev, int new_mtu);
++static void rtl8168_down(struct net_device *dev);
++
++static int rtl8168_set_mac_address(struct net_device *dev, void *p);
++void rtl8168_rar_set(struct rtl8168_private *tp, uint8_t *addr);
++static void rtl8168_desc_addr_fill(struct rtl8168_private *);
++static void rtl8168_tx_desc_init(struct rtl8168_private *tp);
++static void rtl8168_rx_desc_init(struct rtl8168_private *tp);
++
++static void rtl8168_nic_reset(struct net_device *dev);
++
++static void rtl8168_phy_power_up (struct net_device *dev);
++static void rtl8168_phy_power_down (struct net_device *dev);
++static int rtl8168_set_speed(struct net_device *dev, u8 autoneg, u16 speed, u8 duplex);
++
++#ifdef CONFIG_R8168_NAPI
++static int rtl8168_poll(napi_ptr napi, napi_budget budget);
++#endif
++
++static u16 rtl8168_intr_mask = SYSErr | LinkChg | RxDescUnavail | TxErr | TxOK | RxErr | RxOK;
++static const u16 rtl8168_napi_event =
++ RxOK | RxDescUnavail | RxFIFOOver | TxOK | TxErr;
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0)
++#undef ethtool_ops
++#define ethtool_ops _kc_ethtool_ops
++
++struct _kc_ethtool_ops {
++ int (*get_settings)(struct net_device *, struct ethtool_cmd *);
++ int (*set_settings)(struct net_device *, struct ethtool_cmd *);
++ void (*get_drvinfo)(struct net_device *, struct ethtool_drvinfo *);
++ int (*get_regs_len)(struct net_device *);
++ void (*get_regs)(struct net_device *, struct ethtool_regs *, void *);
++ void (*get_wol)(struct net_device *, struct ethtool_wolinfo *);
++ int (*set_wol)(struct net_device *, struct ethtool_wolinfo *);
++ u32 (*get_msglevel)(struct net_device *);
++ void (*set_msglevel)(struct net_device *, u32);
++ int (*nway_reset)(struct net_device *);
++ u32 (*get_link)(struct net_device *);
++ int (*get_eeprom_len)(struct net_device *);
++ int (*get_eeprom)(struct net_device *, struct ethtool_eeprom *, u8 *);
++ int (*set_eeprom)(struct net_device *, struct ethtool_eeprom *, u8 *);
++ int (*get_coalesce)(struct net_device *, struct ethtool_coalesce *);
++ int (*set_coalesce)(struct net_device *, struct ethtool_coalesce *);
++ void (*get_ringparam)(struct net_device *, struct ethtool_ringparam *);
++ int (*set_ringparam)(struct net_device *, struct ethtool_ringparam *);
++ void (*get_pauseparam)(struct net_device *,
++ struct ethtool_pauseparam*);
++ int (*set_pauseparam)(struct net_device *,
++ struct ethtool_pauseparam*);
++ u32 (*get_rx_csum)(struct net_device *);
++ int (*set_rx_csum)(struct net_device *, u32);
++ u32 (*get_tx_csum)(struct net_device *);
++ int (*set_tx_csum)(struct net_device *, u32);
++ u32 (*get_sg)(struct net_device *);
++ int (*set_sg)(struct net_device *, u32);
++ u32 (*get_tso)(struct net_device *);
++ int (*set_tso)(struct net_device *, u32);
++ int (*self_test_count)(struct net_device *);
++ void (*self_test)(struct net_device *, struct ethtool_test *, u64 *);
++ void (*get_strings)(struct net_device *, u32 stringset, u8 *);
++ int (*phys_id)(struct net_device *, u32);
++ int (*get_stats_count)(struct net_device *);
++ void (*get_ethtool_stats)(struct net_device *, struct ethtool_stats *,
++ u64 *);
++} *ethtool_ops = NULL;
++
++#undef SET_ETHTOOL_OPS
++#define SET_ETHTOOL_OPS(netdev, ops) (ethtool_ops = (ops))
++
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0)
++
++
++//#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,5)
++#ifndef netif_msg_init
++#define netif_msg_init _kc_netif_msg_init
++/* copied from linux kernel 2.6.20 include/linux/netdevice.h */
++static inline u32 netif_msg_init(int debug_value, int default_msg_enable_bits)
++{
++ /* use default */
++ if (debug_value < 0 || debug_value >= (sizeof(u32) * 8))
++ return default_msg_enable_bits;
++ if (debug_value == 0) /* no output */
++ return 0;
++ /* set low N bits */
++ return (1 << debug_value) - 1;
++}
++
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,5)
++
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,22)
++static inline void eth_copy_and_sum (struct sk_buff *dest,
++ const unsigned char *src,
++ int len, int base)
++{
++ memcpy (dest->data, src, len);
++}
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,22)
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,7)
++/* copied from linux kernel 2.6.20 /include/linux/time.h */
++/* Parameters used to convert the timespec values: */
++#define MSEC_PER_SEC 1000L
++
++/* copied from linux kernel 2.6.20 /include/linux/jiffies.h */
++/*
++ * Change timeval to jiffies, trying to avoid the
++ * most obvious overflows..
++ *
++ * And some not so obvious.
++ *
++ * Note that we don't want to return MAX_LONG, because
++ * for various timeout reasons we often end up having
++ * to wait "jiffies+1" in order to guarantee that we wait
++ * at _least_ "jiffies" - so "jiffies+1" had better still
++ * be positive.
++ */
++#define MAX_JIFFY_OFFSET ((~0UL >> 1)-1)
++
++/*
++ * Convert jiffies to milliseconds and back.
++ *
++ * Avoid unnecessary multiplications/divisions in the
++ * two most common HZ cases:
++ */
++static inline unsigned int _kc_jiffies_to_msecs(const unsigned long j)
++{
++#if HZ <= MSEC_PER_SEC && !(MSEC_PER_SEC % HZ)
++ return (MSEC_PER_SEC / HZ) * j;
++#elif HZ > MSEC_PER_SEC && !(HZ % MSEC_PER_SEC)
++ return (j + (HZ / MSEC_PER_SEC) - 1)/(HZ / MSEC_PER_SEC);
++#else
++ return (j * MSEC_PER_SEC) / HZ;
++#endif
++}
++
++static inline unsigned long _kc_msecs_to_jiffies(const unsigned int m)
++{
++ if (m > _kc_jiffies_to_msecs(MAX_JIFFY_OFFSET))
++ return MAX_JIFFY_OFFSET;
++#if HZ <= MSEC_PER_SEC && !(MSEC_PER_SEC % HZ)
++ return (m + (MSEC_PER_SEC / HZ) - 1) / (MSEC_PER_SEC / HZ);
++#elif HZ > MSEC_PER_SEC && !(HZ % MSEC_PER_SEC)
++ return m * (HZ / MSEC_PER_SEC);
++#else
++ return (m * HZ + MSEC_PER_SEC - 1) / MSEC_PER_SEC;
++#endif
++}
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,7)
++
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,11)
++
++/* copied from linux kernel 2.6.12.6 /include/linux/pm.h */
++typedef int __bitwise pci_power_t;
++
++/* copied from linux kernel 2.6.12.6 /include/linux/pci.h */
++typedef u32 __bitwise pm_message_t;
++
++#define PCI_D0 ((pci_power_t __force) 0)
++#define PCI_D1 ((pci_power_t __force) 1)
++#define PCI_D2 ((pci_power_t __force) 2)
++#define PCI_D3hot ((pci_power_t __force) 3)
++#define PCI_D3cold ((pci_power_t __force) 4)
++#define PCI_POWER_ERROR ((pci_power_t __force) -1)
++
++/* copied from linux kernel 2.6.12.6 /drivers/pci/pci.c */
++/**
++ * pci_choose_state - Choose the power state of a PCI device
++ * @dev: PCI device to be suspended
++ * @state: target sleep state for the whole system. This is the value
++ * that is passed to suspend() function.
++ *
++ * Returns PCI power state suitable for given device and given system
++ * message.
++ */
++
++pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
++{
++ if (!pci_find_capability(dev, PCI_CAP_ID_PM))
++ return PCI_D0;
++
++ switch (state) {
++ case 0: return PCI_D0;
++ case 3: return PCI_D3hot;
++ default:
++ printk("They asked me for state %d\n", state);
++// BUG();
++ }
++ return PCI_D0;
++}
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,11)
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,9)
++/**
++ * msleep_interruptible - sleep waiting for waitqueue interruptions
++ * @msecs: Time in milliseconds to sleep for
++ */
++#define msleep_interruptible _kc_msleep_interruptible
++unsigned long _kc_msleep_interruptible(unsigned int msecs)
++{
++ unsigned long timeout = _kc_msecs_to_jiffies(msecs);
++
++ while (timeout && !signal_pending(current)) {
++ set_current_state(TASK_INTERRUPTIBLE);
++ timeout = schedule_timeout(timeout);
++ }
++ return _kc_jiffies_to_msecs(timeout);
++}
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,9)
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,7)
++/* copied from linux kernel 2.6.20 include/linux/sched.h */
++#ifndef __sched
++#define __sched __attribute__((__section__(".sched.text")))
++#endif
++
++/* copied from linux kernel 2.6.20 kernel/timer.c */
++signed long __sched schedule_timeout_uninterruptible(signed long timeout)
++{
++ __set_current_state(TASK_UNINTERRUPTIBLE);
++ return schedule_timeout(timeout);
++}
++
++/* copied from linux kernel 2.6.20 include/linux/mii.h */
++#undef if_mii
++#define if_mii _kc_if_mii
++static inline struct mii_ioctl_data *if_mii(struct ifreq *rq)
++{
++ return (struct mii_ioctl_data *) &rq->ifr_ifru;
++}
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,7)
++
++u16 map_phy_ocp_addr(struct rtl8168_private *tp,
++ u16 page,
++ u8 reg)
++{
++ u16 ocppage;
++ u8 ocpreg;
++ u16 ocp_addr;
++
++ if (page == 0) {
++ ocppage = 0x0A40 + (reg/8);
++ ocpreg = 0x10 + (reg % 8);
++ } else {
++ ocppage = page;
++ ocpreg = reg;
++ }
++
++ ocppage <<= 4;
++
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,18)
++ WARN_ON_ONCE(ocpreg < 16);
++#endif
++
++ ocpreg -= 16;
++ ocpreg <<= 1;
++ ocp_addr = ocppage + ocpreg;
++
++ return ocp_addr;
++}
++
++void mdio_write(struct rtl8168_private *tp,
++ u32 RegAddr,
++ u32 value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int i;
++
++ if (tp->mcfg == CFG_METHOD_11) {
++ RTL_W32(OCPDR, OCPDR_Write |
++ (RegAddr & OCPDR_Reg_Mask) << OCPDR_GPHY_Reg_shift |
++ (value & OCPDR_Data_Mask));
++ RTL_W32(OCPAR, OCPAR_GPHY_Write);
++ RTL_W32(EPHY_RXER_NUM, 0);
++
++ for (i = 0; i < 100; i++) {
++ mdelay(1);
++ if (!(RTL_R32(OCPAR) & OCPAR_Flag))
++ break;
++ }
++ } else if (tp->mcfg == CFG_METHOD_21 || tp->mcfg == CFG_METHOD_22 || tp->mcfg == CFG_METHOD_23) {
++ u32 data32;
++ u16 ocp_addr;
++
++ if (RegAddr == 0x1F) {
++ tp->cur_page = value;
++ return;
++ }
++ ocp_addr = map_phy_ocp_addr(tp, tp->cur_page, RegAddr);
++
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,18)
++ WARN_ON_ONCE(ocp_addr % 2);
++#endif
++ data32 = ocp_addr/2;
++ data32 <<= OCPR_Addr_Reg_shift;
++ data32 += value;
++ data32 |= OCPR_Write;
++
++ RTL_W32(PHYOCP, data32);
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ if (!(RTL_R32(PHYOCP) & OCPR_Flag))
++ break;
++ }
++ } else {
++ if (tp->mcfg == CFG_METHOD_12 || tp->mcfg == CFG_METHOD_13)
++ RTL_W32(0xD0, RTL_R32(0xD0) & ~0x00020000);
++
++ RTL_W32(PHYAR, PHYAR_Write |
++ (RegAddr & PHYAR_Reg_Mask) << PHYAR_Reg_shift |
++ (value & PHYAR_Data_Mask));
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed writing to the specified MII register */
++ if (!(RTL_R32(PHYAR) & PHYAR_Flag)) {
++ udelay(20);
++ break;
++ }
++ }
++
++ if (tp->mcfg == CFG_METHOD_12 || tp->mcfg == CFG_METHOD_13)
++ RTL_W32(0xD0, RTL_R32(0xD0) | 0x00020000);
++ }
++}
++
++u32 mdio_read(struct rtl8168_private *tp,
++ u32 RegAddr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int i, value = 0;
++
++ if (tp->mcfg==CFG_METHOD_11) {
++ RTL_W32(OCPDR, OCPDR_Read |
++ (RegAddr & OCPDR_Reg_Mask) << OCPDR_GPHY_Reg_shift);
++ RTL_W32(OCPAR, OCPAR_GPHY_Write);
++ RTL_W32(EPHY_RXER_NUM, 0);
++
++ for (i = 0; i < 100; i++) {
++ mdelay(1);
++ if (!(RTL_R32(OCPAR) & OCPAR_Flag))
++ break;
++ }
++
++ mdelay(1);
++ RTL_W32(OCPAR, OCPAR_GPHY_Read);
++ RTL_W32(EPHY_RXER_NUM, 0);
++
++ for (i = 0; i < 100; i++) {
++ mdelay(1);
++ if (RTL_R32(OCPAR) & OCPAR_Flag)
++ break;
++ }
++
++ value = RTL_R32(OCPDR) & OCPDR_Data_Mask;
++ } else if (tp->mcfg==CFG_METHOD_21 || tp->mcfg==CFG_METHOD_22 || tp->mcfg==CFG_METHOD_23) {
++ u32 data32;
++ u16 ocp_addr;
++
++ ocp_addr = map_phy_ocp_addr(tp, tp->cur_page, RegAddr);
++
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,18)
++ WARN_ON_ONCE(ocp_addr % 2);
++#endif
++ data32 = ocp_addr/2;
++ data32 <<= OCPR_Addr_Reg_shift;
++
++ RTL_W32(PHYOCP, data32);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ if (RTL_R32(PHYOCP) & OCPR_Flag)
++ break;
++ }
++ value = RTL_R32(PHYOCP) & OCPDR_Data_Mask;
++ } else {
++ if (tp->mcfg == CFG_METHOD_12 || tp->mcfg == CFG_METHOD_13)
++ RTL_W32(0xD0, RTL_R32(0xD0) & ~0x00020000);
++
++ RTL_W32(PHYAR,
++ PHYAR_Read | (RegAddr & PHYAR_Reg_Mask) << PHYAR_Reg_shift);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed retrieving data from the specified MII register */
++ if (RTL_R32(PHYAR) & PHYAR_Flag) {
++ value = RTL_R32(PHYAR) & PHYAR_Data_Mask;
++ udelay(20);
++ break;
++ }
++ }
++
++ if (tp->mcfg == CFG_METHOD_12 || tp->mcfg == CFG_METHOD_13)
++ RTL_W32(0xD0, RTL_R32(0xD0) | 0x00020000);
++ }
++
++ return value;
++}
++
++void mac_ocp_write(struct rtl8168_private *tp, u16 reg_addr, u16 value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 data32;
++
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,18)
++ WARN_ON_ONCE(reg_addr % 2);
++#endif
++
++ data32 = reg_addr/2;
++ data32 <<= OCPR_Addr_Reg_shift;
++ data32 += value;
++ data32 |= OCPR_Write;
++
++ RTL_W32(MACOCP, data32);
++}
++
++u16 mac_ocp_read(struct rtl8168_private *tp, u16 reg_addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 data32;
++ u16 data16 = 0;
++
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,18)
++ WARN_ON_ONCE(reg_addr % 2);
++#endif
++
++ data32 = reg_addr/2;
++ data32 <<= OCPR_Addr_Reg_shift;
++
++ RTL_W32(MACOCP, data32);
++ data16 = (u16)RTL_R32(MACOCP);
++
++ return data16;
++}
++
++u32 OCP_read(struct rtl8168_private *tp, u8 mask, u16 Reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int i;
++
++ if (tp->mcfg == CFG_METHOD_23) {
++ RTL_W32(ERIAR, ERIAR_Read |
++ ERIAR_OOB << ERIAR_Type_shift |
++ mask << ERIAR_ByteEn_shift |
++ Reg);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++ /* Check if the RTL8168 has completed ERI read */
++ if (RTL_R32(ERIAR) & ERIAR_Flag)
++ break;
++ }
++
++ return RTL_R32(ERIDR);
++ } else {
++ RTL_W32(OCPAR, ((u32)mask&0xF)<<12 | (Reg&0xFFF));
++ for (i = 0; i < 20; i++) {
++ udelay(100);
++ if (RTL_R32(OCPAR) & OCPAR_Flag)
++ break;
++ }
++ return RTL_R32(OCPDR);
++ }
++}
++
++void OCP_write(struct rtl8168_private *tp, u8 mask, u16 Reg, u32 data)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int i;
++
++ if (tp->mcfg == CFG_METHOD_23) {
++ RTL_W32(ERIDR, data);
++ RTL_W32(ERIAR, ERIAR_Write |
++ ERIAR_OOB << ERIAR_Type_shift |
++ mask << ERIAR_ByteEn_shift |
++ Reg);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++ /* Check if the RTL8168 has completed ERI write */
++ if (!(RTL_R32(ERIAR) & ERIAR_Flag))
++ break;
++ }
++ } else {
++ RTL_W32(OCPDR, data);
++ RTL_W32(OCPAR, OCPAR_Flag | ((u32)mask&0xF)<<12 | (Reg&0xFFF));
++ for (i = 0; i < 20; i++) {
++ udelay(100);
++ if ((RTL_R32(OCPAR)&OCPAR_Flag) == 0)
++ break;
++ }
++ }
++}
++
++void OOB_mutex_lock(struct rtl8168_private *tp)
++{
++ if (tp->mcfg == CFG_METHOD_23) {
++ u32 tmp_value;
++
++ tmp_value = OCP_read(tp, 0xF, 0x110);
++ tmp_value |= BIT_0;
++ OCP_write(tp, 0x1, 0x110, tmp_value);
++ while (OCP_read(tp, 0xF, 0x114) & BIT_0) {
++ if (OCP_read(tp, 0xF, 0x11C) & BIT_0) {
++ tmp_value &= ~BIT_0;
++ OCP_write(tp, 0x1, 0x110, tmp_value);
++ while (OCP_read(tp, 0xF, 0x11C) & BIT_0);
++ tmp_value |= BIT_0;
++ OCP_write(tp, 0x1, 0x110, tmp_value);
++ }
++ }
++ } else {
++ u32 reg;
++
++ if (tp->mcfg == CFG_METHOD_13)
++ reg = 0x04;
++ else
++ reg = 0x14;
++
++ OCP_write(tp, 0x8, reg, 0x01000000);
++
++ while (OCP_read(tp, 0xF, reg) & 0x00FF0000) {
++ if (OCP_read(tp, 0xF, 0x09C) & 0x000000FF) {
++ OCP_write(tp, 0x8, reg, 0x00000000);
++
++ while (OCP_read(tp, 0xF, 0x09C) & 0x000000FF);
++
++ OCP_write(tp, 0x8, reg, 0x01000000);
++ }
++ }
++ }
++}
++
++void OOB_mutex_unlock(struct rtl8168_private *tp)
++{
++ if (tp->mcfg == CFG_METHOD_23) {
++ u32 tmp_value;
++
++ tmp_value = OCP_read(tp, 0xF, 0x11C);
++ tmp_value |= BIT_0;
++ OCP_write(tp, 0x1, 0x11C, tmp_value);
++
++ tmp_value = OCP_read(tp, 0xF, 0x110);
++ tmp_value &= ~BIT_0;
++ OCP_write(tp, 0x1, 0x110, tmp_value);
++ } else {
++ u32 reg;
++
++ if (tp->mcfg == CFG_METHOD_13)
++ reg = 0x04;
++ else
++ reg = 0x14;
++
++ OCP_write(tp, 0x1, 0x9C, 0x00000001);
++ OCP_write(tp, 0x8, reg, 0x00000000);
++ }
++}
++
++void OOB_notify(struct rtl8168_private *tp, u8 cmd)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int i;
++
++ RTL_W8(ERIDR, cmd);
++ RTL_W32(ERIAR, 0x800010E8);
++ mdelay(2);
++ for (i = 0; i < 5; i++) {
++ udelay(100);
++ if (!(RTL_R32(ERIAR) & ERIAR_Flag))
++ break;
++ }
++
++ OCP_write(tp, 0x1, 0x30, 0x00000001);
++}
++
++static int rtl8168_check_dash(struct rtl8168_private *tp)
++{
++ if (tp->mcfg == CFG_METHOD_23) {
++ if (OCP_read(tp, 0xF, 0x128) & BIT_0)
++ return 1;
++ else
++ return 0;
++ } else {
++ u32 reg;
++
++ if (tp->mcfg == CFG_METHOD_13)
++ reg = 0xb8;
++ else
++ reg = 0x10;
++
++ if (OCP_read(tp, 0xF, reg) & 0x00008000)
++ return 1;
++ else
++ return 0;
++ }
++}
++
++static void rtl8168_mac_loopback_test(struct rtl8168_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct net_device *dev = tp->dev;
++ struct sk_buff *skb, *rx_skb;
++ dma_addr_t mapping;
++ struct TxDesc *txd;
++ struct RxDesc *rxd;
++ void *tmpAddr;
++ u32 len, rx_len, rx_cmd;
++ u16 type;
++ u8 pattern;
++ int i;
++
++ if (rtl8168_check_dash(tp))
++ return;
++
++ pattern = 0x5A;
++ len = 60;
++ type = htons(ETH_P_IP);
++ txd = tp->TxDescArray;
++ rxd = tp->RxDescArray;
++ rx_skb = tp->Rx_skbuff[0];
++ RTL_W32(TxConfig, (RTL_R32(TxConfig) & ~0x00060000) | 0x00020000);
++
++ do {
++ skb = dev_alloc_skb(len + RTK_RX_ALIGN);
++ if (unlikely(!skb))
++ dev_printk(KERN_NOTICE, &tp->pci_dev->dev, "-ENOMEM;\n");
++ } while (unlikely(skb == NULL));
++ skb_reserve(skb, RTK_RX_ALIGN);
++
++ memcpy(skb_put(skb, dev->addr_len), dev->dev_addr, dev->addr_len);
++ memcpy(skb_put(skb, dev->addr_len), dev->dev_addr, dev->addr_len);
++ memcpy(skb_put(skb, sizeof(type)), &type, sizeof(type));
++ tmpAddr = skb_put(skb, len - 14);
++
++ mapping = pci_map_single(tp->pci_dev, skb->data, len, PCI_DMA_TODEVICE);
++ pci_dma_sync_single_for_cpu(tp->pci_dev, le64_to_cpu(mapping),
++ len, PCI_DMA_TODEVICE);
++ txd->addr = cpu_to_le64(mapping);
++ txd->opts2 = 0;
++ while (1) {
++ memset(tmpAddr, pattern++, len - 14);
++ pci_dma_sync_single_for_device(tp->pci_dev,
++ le64_to_cpu(mapping),
++ len, PCI_DMA_TODEVICE);
++ txd->opts1 = cpu_to_le32(DescOwn | FirstFrag | LastFrag | len);
++
++ RTL_W32(RxConfig, RTL_R32(RxConfig) | AcceptMyPhys);
++
++ smp_wmb();
++ RTL_W8(TxPoll, NPQ); /* set polling bit */
++
++ for (i = 0; i < 50; i++) {
++ udelay(200);
++ rx_cmd = le32_to_cpu(rxd->opts1);
++ if ((rx_cmd & DescOwn) == 0)
++ break;
++ }
++
++ RTL_W32(RxConfig, RTL_R32(RxConfig) & ~(AcceptErr | AcceptRunt | AcceptBroadcast | AcceptMulticast | AcceptMyPhys | AcceptAllPhys));
++
++ rx_len = rx_cmd & 0x3FFF;
++ rx_len -= 4;
++ rxd->opts1 = cpu_to_le32(DescOwn | tp->rx_buf_sz);
++
++ pci_dma_sync_single_for_cpu(tp->pci_dev, le64_to_cpu(mapping), len, PCI_DMA_TODEVICE);
++
++ if (rx_len == len) {
++ pci_dma_sync_single_for_cpu(tp->pci_dev, le64_to_cpu(rxd->addr), tp->rx_buf_sz, PCI_DMA_FROMDEVICE);
++ i = memcmp(skb->data, rx_skb->data, rx_len);
++ pci_dma_sync_single_for_device(tp->pci_dev, le64_to_cpu(rxd->addr), tp->rx_buf_sz, PCI_DMA_FROMDEVICE);
++ if (i == 0) {
++// dev_printk(KERN_INFO, &tp->pci_dev->dev, "loopback test finished\n",rx_len,len);
++ break;
++ }
++ }
++
++ rtl8168_nic_reset(dev);
++ RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
++ }
++ tp->dirty_tx++;
++ tp->dirty_rx++;
++ tp->cur_tx++;
++ tp->cur_rx++;
++ pci_unmap_single(tp->pci_dev, le64_to_cpu(mapping),
++ len, PCI_DMA_TODEVICE);
++ RTL_W32(TxConfig, RTL_R32(TxConfig) & ~0x00060000);
++ dev_kfree_skb_any(skb);
++ RTL_W16(IntrStatus, 0xFFBF);
++}
++
++static void rtl8168_driver_start(struct rtl8168_private *tp)
++{
++ if (tp->mcfg == CFG_METHOD_23) {
++ u32 tmp_value;
++
++ if (!rtl8168_check_dash(tp))
++ return;
++
++ OCP_write(tp, 0x1, 0x180, OOB_CMD_DRIVER_START);
++ tmp_value = OCP_read(tp, 0xF, 0x30);
++ tmp_value |= BIT_0;
++ OCP_write(tp, 0x1, 0x30, tmp_value);
++ } else {
++ int timeout;
++ u32 reg;
++
++ OOB_notify(tp, OOB_CMD_DRIVER_START);
++
++ if (tp->mcfg == CFG_METHOD_13)
++ reg = 0xB8;
++ else
++ reg = 0x10;
++
++ for (timeout = 0; timeout < 10; timeout++) {
++ mdelay(10);
++ if (OCP_read(tp, 0xF, reg) & BIT_11)
++ break;
++ }
++ }
++}
++
++static void rtl8168_driver_stop(struct rtl8168_private *tp)
++{
++ if (tp->mcfg == CFG_METHOD_23) {
++ u32 tmp_value;
++
++ if (!rtl8168_check_dash(tp))
++ return;
++
++ OCP_write(tp, 0x1, 0x180, OOB_CMD_DRIVER_STOP);
++ tmp_value = OCP_read(tp, 0xF, 0x30);
++ tmp_value |= BIT_0;
++ OCP_write(tp, 0x1, 0x30, tmp_value);
++ } else {
++ int timeout;
++ u32 reg;
++
++ OOB_notify(tp, OOB_CMD_DRIVER_STOP);
++
++ if (tp->mcfg == CFG_METHOD_13)
++ reg = 0xB8;
++ else
++ reg = 0x10;
++
++ for (timeout = 0; timeout < 10; timeout++) {
++ mdelay(10);
++ if ((OCP_read(tp, 0xF, reg) & BIT_11) == 0)
++ break;
++ }
++ }
++}
++
++void rtl8168_ephy_write(void __iomem *ioaddr, int RegAddr, int value)
++{
++ int i;
++
++ RTL_W32(EPHYAR,
++ EPHYAR_Write |
++ (RegAddr & EPHYAR_Reg_Mask) << EPHYAR_Reg_shift |
++ (value & EPHYAR_Data_Mask));
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed EPHY write */
++ if (!(RTL_R32(EPHYAR) & EPHYAR_Flag))
++ break;
++ }
++
++ udelay(20);
++}
++
++u16 rtl8168_ephy_read(void __iomem *ioaddr, int RegAddr)
++{
++ int i;
++ u16 value = 0xffff;
++
++ RTL_W32(EPHYAR,
++ EPHYAR_Read | (RegAddr & EPHYAR_Reg_Mask) << EPHYAR_Reg_shift);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed EPHY read */
++ if (RTL_R32(EPHYAR) & EPHYAR_Flag) {
++ value = (u16) (RTL_R32(EPHYAR) & EPHYAR_Data_Mask);
++ break;
++ }
++ }
++
++ udelay(20);
++
++ return value;
++}
++
++static void
++rtl8168_csi_write(struct rtl8168_private *tp,
++ u32 addr,
++ u32 value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 cmd;
++ int i;
++
++ RTL_W32(CSIDR, value);
++ cmd = CSIAR_Write | CSIAR_ByteEn << CSIAR_ByteEn_shift | (addr & CSIAR_Addr_Mask);
++ if (tp->mcfg == CFG_METHOD_20)
++ cmd |= 0x00020000;
++ RTL_W32(CSIAR, cmd);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed CSI write */
++ if (!(RTL_R32(CSIAR) & CSIAR_Flag))
++ break;
++ }
++
++ udelay(20);
++}
++
++static int
++rtl8168_csi_read(struct rtl8168_private *tp,
++ u32 addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 cmd;
++ int i, value = -1;
++
++ cmd = CSIAR_Read | CSIAR_ByteEn << CSIAR_ByteEn_shift | (addr & CSIAR_Addr_Mask);
++
++ if (tp->mcfg == CFG_METHOD_20)
++ cmd |= 0x00020000;
++
++ RTL_W32(CSIAR, cmd);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed CSI read */
++ if (RTL_R32(CSIAR) & CSIAR_Flag) {
++ value = (int)RTL_R32(CSIDR);
++ break;
++ }
++ }
++
++ udelay(20);
++
++ return value;
++}
++
++u32 rtl8168_eri_read(void __iomem *ioaddr, int addr, int len, int type)
++{
++ int i, val_shift, shift = 0;
++ u32 value1 = 0, value2 = 0, mask;
++
++ if (len > 4 || len <= 0)
++ return -1;
++
++ while (len > 0) {
++ val_shift = addr % ERIAR_Addr_Align;
++ addr = addr & ~0x3;
++
++ RTL_W32(ERIAR,
++ ERIAR_Read |
++ type << ERIAR_Type_shift |
++ ERIAR_ByteEn << ERIAR_ByteEn_shift |
++ addr);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed ERI read */
++ if (RTL_R32(ERIAR) & ERIAR_Flag)
++ break;
++ }
++
++ if (len == 1) mask = (0xFF << (val_shift * 8)) & 0xFFFFFFFF;
++ else if (len == 2) mask = (0xFFFF << (val_shift * 8)) & 0xFFFFFFFF;
++ else if (len == 3) mask = (0xFFFFFF << (val_shift * 8)) & 0xFFFFFFFF;
++ else mask = (0xFFFFFFFF << (val_shift * 8)) & 0xFFFFFFFF;
++
++ value1 = RTL_R32(ERIDR) & mask;
++ value2 |= (value1 >> val_shift * 8) << shift * 8;
++
++ if (len <= 4 - val_shift) {
++ len = 0;
++ } else {
++ len -= (4 - val_shift);
++ shift = 4 - val_shift;
++ addr += 4;
++ }
++ }
++
++ return value2;
++}
++
++int rtl8168_eri_write(void __iomem *ioaddr, int addr, int len, u32 value, int type)
++{
++
++ int i, val_shift, shift = 0;
++ u32 value1 = 0, mask;
++
++ if (len > 4 || len <= 0)
++ return -1;
++
++ while (len > 0) {
++ val_shift = addr % ERIAR_Addr_Align;
++ addr = addr & ~0x3;
++
++ if (len == 1) mask = (0xFF << (val_shift * 8)) & 0xFFFFFFFF;
++ else if (len == 2) mask = (0xFFFF << (val_shift * 8)) & 0xFFFFFFFF;
++ else if (len == 3) mask = (0xFFFFFF << (val_shift * 8)) & 0xFFFFFFFF;
++ else mask = (0xFFFFFFFF << (val_shift * 8)) & 0xFFFFFFFF;
++
++ value1 = rtl8168_eri_read(ioaddr, addr, 4, type) & ~mask;
++ value1 |= ((value << val_shift * 8) >> shift * 8);
++
++ RTL_W32(ERIDR, value1);
++ RTL_W32(ERIAR,
++ ERIAR_Write |
++ type << ERIAR_Type_shift |
++ ERIAR_ByteEn << ERIAR_ByteEn_shift |
++ addr);
++
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++
++ /* Check if the RTL8168 has completed ERI write */
++ if (!(RTL_R32(ERIAR) & ERIAR_Flag))
++ break;
++ }
++
++ if (len <= 4 - val_shift) {
++ len = 0;
++ } else {
++ len -= (4 - val_shift);
++ shift = 4 - val_shift;
++ addr += 4;
++ }
++ }
++
++ return 0;
++}
++
++static void
++rtl8168_irq_mask_and_ack(void __iomem *ioaddr)
++{
++ RTL_W16(IntrMask, 0x0000);
++}
++
++static void
++rtl8168_hw_reset(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ /* Disable interrupts */
++ rtl8168_irq_mask_and_ack(ioaddr);
++
++ rtl8168_nic_reset(dev);
++}
++
++static void
++rtl8168_nic_reset(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ int i;
++
++ RTL_W32(RxConfig, RTL_R32(RxConfig) &
++ ~(AcceptErr | AcceptRunt | AcceptBroadcast | AcceptMulticast |
++ AcceptMyPhys | AcceptAllPhys));
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_1:
++ case CFG_METHOD_2:
++ case CFG_METHOD_3:
++ break;
++ case CFG_METHOD_4:
++ case CFG_METHOD_5:
++ case CFG_METHOD_6:
++ case CFG_METHOD_7:
++ case CFG_METHOD_8:
++ case CFG_METHOD_9:
++ case CFG_METHOD_10:
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ RTL_W8(ChipCmd, StopReq | CmdRxEnb | CmdTxEnb);
++ udelay(100);
++ break;
++ case CFG_METHOD_11:
++ case CFG_METHOD_12:
++ case CFG_METHOD_13:
++ while (RTL_R8(TxPoll) & NPQ)
++ udelay(20);
++ break;
++ case CFG_METHOD_23:
++ RTL_W8(0xF2, RTL_R8(0xF2) | BIT_3);
++ mdelay(2);
++ for (i = 0; i < 10; i++) {
++ if ((RTL_R8(MCUCmd_reg) & (Txfifo_empty | Rxfifo_empty)) == (Txfifo_empty | Rxfifo_empty))
++ break;
++ udelay(100);
++ }
++ mdelay(2);
++ break;
++ default:
++ RTL_W8(ChipCmd, StopReq | CmdRxEnb | CmdTxEnb);
++ while (!(RTL_R32(TxConfig) & BIT_11)) udelay(100);
++ break;
++ }
++
++ /* Soft reset the chip. */
++ RTL_W8(ChipCmd, CmdReset);
++
++ /* Check that the chip has finished the reset. */
++ for (i = 100; i > 0; i--) {
++ udelay(100);
++ if ((RTL_R8(ChipCmd) & CmdReset) == 0)
++ break;
++ }
++
++ if (tp->mcfg == CFG_METHOD_11) {
++ OOB_mutex_lock(tp);
++ OCP_write(tp, 0x3, 0x10, OCP_read(tp, 0xF, 0x010)&~0x00004000);
++ OOB_mutex_unlock(tp);
++
++ OOB_notify(tp, OOB_CMD_RESET);
++
++ for (i = 0; i < 10; i++) {
++ mdelay(10);
++ if (OCP_read(tp, 0xF, 0x010)&0x00004000)
++ break;
++ }
++
++ for (i = 0; i < 5; i++) {
++ if ( (OCP_read(tp, 0xF, 0x034) & 0xFFFF) == 0)
++ break;
++ }
++ } else if (tp->mcfg == CFG_METHOD_23) {
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++ if (RTL_R16(0xD2) & BIT_9)
++ break;
++ }
++ RTL_W8(0xF2, RTL_R8(0xF2) & ~BIT_3);
++ }
++}
++
++static unsigned int
++rtl8168_xmii_reset_pending(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++ unsigned int retval;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0000);
++ retval = mdio_read(tp, MII_BMCR) & BMCR_RESET;
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ return retval;
++}
++
++static unsigned int
++rtl8168_xmii_link_ok(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned int retval;
++
++ retval = RTL_R8(PHYstatus) & LinkStatus;
++
++ return retval;
++}
++
++static void
++rtl8168_xmii_reset_enable(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++ int i, val = 0;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, MII_BMCR, mdio_read(tp, MII_BMCR) | BMCR_RESET);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ for (i = 0; i < 2500; i++) {
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ val = mdio_read(tp, MII_BMSR) & BMCR_RESET;
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ if (!val)
++ return;
++
++ mdelay(1);
++ }
++}
++
++static void
++rtl8168dp_10mbps_gphy_para(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ u8 status = RTL_R8(PHYstatus);
++ unsigned long flags;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ if ((status & LinkStatus) && (status & _10bps)) {
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x10, 0x04EE);
++ } else {
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x10, 0x01EE);
++ }
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++}
++
++void rtl8168_init_ring_indexes(struct rtl8168_private *tp);
++static void
++rtl8168_check_link_status(struct net_device *dev,
++ struct rtl8168_private *tp,
++ void __iomem *ioaddr)
++{
++ unsigned long flags;
++
++ if (tp->mcfg == CFG_METHOD_11)
++ rtl8168dp_10mbps_gphy_para(dev);
++
++ spin_lock_irqsave(&tp->lock, flags);
++ if (tp->link_ok(dev)) {
++ if (tp->mcfg == CFG_METHOD_18 || tp->mcfg == CFG_METHOD_19 || tp->mcfg == CFG_METHOD_20) {
++ if (RTL_R8(PHYstatus) & _1000bpsF) {
++ rtl8168_eri_write(ioaddr, 0x1bc, 4, 0x00000011, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x1dc, 4, 0x00000005, ERIAR_ExGMAC);
++ } else {
++ rtl8168_eri_write(ioaddr, 0x1bc, 4, 0x0000001f, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x1dc, 4, 0x0000003f, ERIAR_ExGMAC);
++ }
++ if (netif_running(dev) && (RTL_R8(ChipCmd) & (CmdRxEnb | CmdTxEnb))==0) {
++ int timeout;
++ for (timeout = 0; timeout < 10; timeout++) {
++ if ((rtl8168_eri_read(ioaddr, 0x1AE, 4, ERIAR_ExGMAC) & BIT_13)==0)
++ break;
++ mdelay(1);
++ }
++ rtl8168_init_ring_indexes(tp);
++ RTL_W8(ChipCmd, CmdRxEnb | CmdTxEnb);
++ }
++ } else if ((tp->mcfg == CFG_METHOD_16 || tp->mcfg == CFG_METHOD_17) && netif_running(dev)) {
++ u32 eri_data;
++ if (tp->mcfg == CFG_METHOD_16 && (RTL_R8(PHYstatus) & _10bps)) {
++ RTL_W32(RxConfig, RTL_R32(RxConfig) | AcceptAllPhys);
++ } else if (tp->mcfg == CFG_METHOD_17) {
++ if (RTL_R8(PHYstatus) & _1000bpsF) {
++ rtl8168_eri_write(ioaddr, 0x1bc, 4, 0x00000011, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x1dc, 4, 0x00000005, ERIAR_ExGMAC);
++ } else if (RTL_R8(PHYstatus) & _100bps) {
++ rtl8168_eri_write(ioaddr, 0x1bc, 4, 0x0000001f, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x1dc, 4, 0x00000005, ERIAR_ExGMAC);
++ } else {
++ rtl8168_eri_write(ioaddr, 0x1bc, 4, 0x0000001f, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x1dc, 4, 0x0000003f, ERIAR_ExGMAC);
++ }
++ }
++
++ eri_data = rtl8168_eri_read(ioaddr, 0xDC, 1, ERIAR_ExGMAC);
++ eri_data &= ~BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, eri_data, ERIAR_ExGMAC);
++ eri_data |= BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, eri_data, ERIAR_ExGMAC);
++ if ((RTL_R8(ChipCmd) & (CmdRxEnb | CmdTxEnb)) == 0) {
++ int timeout;
++ for (timeout = 0; timeout < 10; timeout++) {
++ if ((rtl8168_eri_read(ioaddr, 0x1AE, 4, ERIAR_ExGMAC) & BIT_13)==0)
++ break;
++ mdelay(1);
++ }
++ rtl8168_init_ring_indexes(tp);
++ RTL_W8(ChipCmd, CmdRxEnb | CmdTxEnb);
++ }
++
++ } else if ((tp->mcfg == CFG_METHOD_14 || tp->mcfg == CFG_METHOD_15) && eee_enable ==1){
++ //Full -Duplex mode
++ if (RTL_R8(PHYstatus)&FullDup){
++ mdio_write(tp, 0x1F, 0x0006);
++ mdio_write(tp, 0x00, 0x5a30);
++ mdio_write(tp, 0x1F, 0x0000);
++ }else{
++ mdio_write(tp, 0x1F, 0x0006);
++ mdio_write(tp, 0x00, 0x5a00);
++ mdio_write(tp, 0x1F, 0x0000);
++ }
++ } else if ((tp->mcfg == CFG_METHOD_21 || tp->mcfg == CFG_METHOD_22) && netif_running(dev)) {
++ if ((RTL_R8(ChipCmd) & (CmdRxEnb | CmdTxEnb)) == 0) {
++ rtl8168_init_ring_indexes(tp);
++ rtl8168_desc_addr_fill(tp);
++ RTL_W8(ChipCmd, CmdRxEnb | CmdTxEnb);
++ }
++ } else if (tp->mcfg == CFG_METHOD_23) {
++ RTL_W32(ERIDR, 0x00000000);
++ RTL_W32(ERIAR, 0x8042f108);
++ }
++
++ netif_carrier_on(dev);
++ if (netif_msg_ifup(tp))
++ printk(KERN_INFO PFX "%s: link up\n", dev->name);
++ } else {
++ if (netif_msg_ifdown(tp))
++ printk(KERN_INFO PFX "%s: link down\n", dev->name);
++ netif_carrier_off(dev);
++ if (tp->mcfg == CFG_METHOD_23) {
++ RTL_W32(ERIDR, 0x00000001);
++ RTL_W32(ERIAR, 0x8042f108);
++ }
++ }
++ spin_unlock_irqrestore(&tp->lock, flags);
++}
++
++static void
++rtl8168_link_option(int idx,
++ u8 *aut,
++ u16 *spd,
++ u8 *dup)
++{
++ unsigned char opt_speed;
++ unsigned char opt_duplex;
++ unsigned char opt_autoneg;
++
++ opt_speed = ((idx < MAX_UNITS) && (idx >= 0)) ? speed[idx] : 0xff;
++ opt_duplex = ((idx < MAX_UNITS) && (idx >= 0)) ? duplex[idx] : 0xff;
++ opt_autoneg = ((idx < MAX_UNITS) && (idx >= 0)) ? autoneg[idx] : 0xff;
++
++ if ((opt_speed == 0xff) |
++ (opt_duplex == 0xff) |
++ (opt_autoneg == 0xff)) {
++ *spd = SPEED_1000;
++ *dup = DUPLEX_FULL;
++ *aut = AUTONEG_ENABLE;
++ } else {
++ *spd = speed[idx];
++ *dup = duplex[idx];
++ *aut = autoneg[idx];
++ }
++}
++
++static void
++rtl8168_powerdown_pll(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned long flags;
++ int auto_nego = 0;
++ int giga_ctrl = 0;
++
++ if ((tp->mcfg == CFG_METHOD_11 || tp->mcfg == CFG_METHOD_12 ||
++ tp->mcfg == CFG_METHOD_13 || tp->mcfg == CFG_METHOD_23) && rtl8168_check_dash(tp)) {
++ rtl8168_driver_stop(tp);
++ return;
++ }
++
++ if (((tp->mcfg == CFG_METHOD_7) || (tp->mcfg == CFG_METHOD_8)) && (RTL_R16(CPlusCmd) & ASF))
++ return;
++
++ if (tp->mcfg == CFG_METHOD_16 || tp->mcfg == CFG_METHOD_17)
++ RTL_W8(Config2, RTL_R8(Config2) | BIT_5);
++
++ if (tp->wol_enabled == WOL_ENABLED) {
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ auto_nego = mdio_read(tp, MII_ADVERTISE);
++ auto_nego &= ~(ADVERTISE_10HALF | ADVERTISE_10FULL
++ | ADVERTISE_100HALF | ADVERTISE_100FULL);
++ if (config_down_speed_100)
++ auto_nego |= ADVERTISE_100FULL;
++ else
++ auto_nego |= ADVERTISE_10HALF;
++
++ giga_ctrl = mdio_read(tp, MII_CTRL1000) & ~(ADVERTISE_1000HALF | ADVERTISE_1000FULL);
++ mdio_write(tp, MII_ADVERTISE, auto_nego);
++ mdio_write(tp, MII_CTRL1000, giga_ctrl);
++ mdio_write(tp, MII_BMCR, BMCR_RESET | BMCR_ANENABLE | BMCR_ANRESTART);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ RTL_W32(RxConfig, RTL_R32(RxConfig) | AcceptBroadcast | AcceptMulticast | AcceptMyPhys);
++
++ return;
++ }
++
++ rtl8168_phy_power_down(dev);
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_9:
++ case CFG_METHOD_10:
++ case CFG_METHOD_11:
++ case CFG_METHOD_12:
++ case CFG_METHOD_13:
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ RTL_W8(PMCH, RTL_R8(PMCH) & ~BIT_7);
++ break;
++ case CFG_METHOD_17:
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ RTL_W8(PMCH, RTL_R8(PMCH) & ~(BIT_7 | BIT_6));
++ break;
++ }
++}
++
++static void rtl8168_powerup_pll(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_11:
++ case CFG_METHOD_12:
++ case CFG_METHOD_23:
++ rtl8168_driver_start(tp);
++ case CFG_METHOD_9:
++ case CFG_METHOD_10:
++ case CFG_METHOD_13:
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ RTL_W8(PMCH, RTL_R8(PMCH) | BIT_7);
++ break;
++ case CFG_METHOD_17:
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ RTL_W8(PMCH, RTL_R8(PMCH) | BIT_7 | BIT_6);
++ break;
++ }
++
++ rtl8168_phy_power_up(dev);
++ rtl8168_set_speed(dev, tp->autoneg, tp->speed, tp->duplex);
++}
++
++static void
++rtl8168_get_wol(struct net_device *dev,
++ struct ethtool_wolinfo *wol)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ u8 options;
++ u32 csi_tmp;
++
++ wol->wolopts = 0;
++
++#define WAKE_ANY (WAKE_PHY | WAKE_MAGIC | WAKE_UCAST | WAKE_BCAST | WAKE_MCAST)
++ if (tp->mcfg == CFG_METHOD_DEFAULT) {
++ wol->supported = 0;
++ return;
++ } else {
++ wol->supported = WAKE_ANY;
++ }
++
++ spin_lock_irq(&tp->lock);
++
++ options = RTL_R8(Config1);
++ if (!(options & PMEnable))
++ goto out_unlock;
++
++ options = RTL_R8(Config3);
++ if (options & LinkUp)
++ wol->wolopts |= WAKE_PHY;
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_16:
++ case CFG_METHOD_17:
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ case CFG_METHOD_20:
++ case CFG_METHOD_21:
++ case CFG_METHOD_22:
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xDE, 4, ERIAR_ExGMAC);
++ if (csi_tmp & BIT_0)
++ wol->wolopts |= WAKE_MAGIC;
++ break;
++ default:
++ if (options & MagicPacket)
++ wol->wolopts |= WAKE_MAGIC;
++ break;
++ }
++
++ options = RTL_R8(Config5);
++ if (options & UWF)
++ wol->wolopts |= WAKE_UCAST;
++ if (options & BWF)
++ wol->wolopts |= WAKE_BCAST;
++ if (options & MWF)
++ wol->wolopts |= WAKE_MCAST;
++
++out_unlock:
++ spin_unlock_irq(&tp->lock);
++}
++
++static int
++rtl8168_set_wol(struct net_device *dev,
++ struct ethtool_wolinfo *wol)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ int i,tmp;
++ u32 csi_tmp;
++ static struct {
++ u32 opt;
++ u16 reg;
++ u8 mask;
++ } cfg[] = {
++ { WAKE_ANY, Config1, PMEnable },
++ { WAKE_PHY, Config3, LinkUp },
++ { WAKE_UCAST, Config5, UWF },
++ { WAKE_BCAST, Config5, BWF },
++ { WAKE_MCAST, Config5, MWF },
++ { WAKE_ANY, Config5, LanWake },
++ { WAKE_MAGIC, Config3, MagicPacket },
++ };
++
++ if (tp->mcfg == CFG_METHOD_DEFAULT)
++ return -EOPNOTSUPP;
++
++ spin_lock_irq(&tp->lock);
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_16:
++ case CFG_METHOD_17:
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ case CFG_METHOD_20:
++ case CFG_METHOD_21:
++ case CFG_METHOD_22:
++ tmp = ARRAY_SIZE(cfg) - 1;
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xDE, 4, ERIAR_ExGMAC);
++ if (wol->wolopts & WAKE_MAGIC)
++ csi_tmp |= BIT_0;
++ else
++ csi_tmp &=~ BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDE, 4, csi_tmp, ERIAR_ExGMAC);
++ break;
++ default:
++ tmp = ARRAY_SIZE(cfg);
++ break;
++ }
++
++ for (i = 0; i < tmp; i++) {
++ u8 options = RTL_R8(cfg[i].reg) & ~cfg[i].mask;
++ if (wol->wolopts & cfg[i].opt)
++ options |= cfg[i].mask;
++ RTL_W8(cfg[i].reg, options);
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ tp->wol_enabled = (wol->wolopts) ? WOL_ENABLED : WOL_DISABLED;
++
++ spin_unlock_irq(&tp->lock);
++
++ return 0;
++}
++
++static void
++rtl8168_get_drvinfo(struct net_device *dev,
++ struct ethtool_drvinfo *info)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ strcpy(info->driver, MODULENAME);
++ strcpy(info->version, RTL8168_VERSION);
++ strcpy(info->bus_info, pci_name(tp->pci_dev));
++ info->regdump_len = R8168_REGS_SIZE;
++ info->eedump_len = tp->eeprom_len;
++}
++
++static int
++rtl8168_get_regs_len(struct net_device *dev)
++{
++ return R8168_REGS_SIZE;
++}
++
++static int
++rtl8168_set_speed_xmii(struct net_device *dev,
++ u8 autoneg,
++ u16 speed,
++ u8 duplex)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ int auto_nego = 0;
++ int giga_ctrl = 0;
++ int bmcr_true_force = 0;
++ unsigned long flags;
++
++ if ((speed != SPEED_1000) &&
++ (speed != SPEED_100) &&
++ (speed != SPEED_10)) {
++ speed = SPEED_1000;
++ duplex = DUPLEX_FULL;
++ }
++
++ if ((autoneg == AUTONEG_ENABLE) || (speed == SPEED_1000)) {
++ /*n-way force*/
++ if ((speed == SPEED_10) && (duplex == DUPLEX_HALF)) {
++ auto_nego |= ADVERTISE_10HALF;
++ } else if ((speed == SPEED_10) && (duplex == DUPLEX_FULL)) {
++ auto_nego |= ADVERTISE_10HALF |
++ ADVERTISE_10FULL;
++ } else if ((speed == SPEED_100) && (duplex == DUPLEX_HALF)) {
++ auto_nego |= ADVERTISE_100HALF |
++ ADVERTISE_10HALF |
++ ADVERTISE_10FULL;
++ } else if ((speed == SPEED_100) && (duplex == DUPLEX_FULL)) {
++ auto_nego |= ADVERTISE_100HALF |
++ ADVERTISE_100FULL |
++ ADVERTISE_10HALF |
++ ADVERTISE_10FULL;
++ } else if (speed == SPEED_1000) {
++ giga_ctrl |= ADVERTISE_1000HALF |
++ ADVERTISE_1000FULL;
++
++ auto_nego |= ADVERTISE_100HALF |
++ ADVERTISE_100FULL |
++ ADVERTISE_10HALF |
++ ADVERTISE_10FULL;
++ }
++
++ //flow contorol
++ auto_nego |= ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM;
++
++ tp->phy_auto_nego_reg = auto_nego;
++ tp->phy_1000_ctrl_reg = giga_ctrl;
++
++ tp->autoneg = autoneg;
++ tp->speed = speed;
++ tp->duplex = duplex;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, MII_ADVERTISE, auto_nego);
++ mdio_write(tp, MII_CTRL1000, giga_ctrl);
++ mdio_write(tp, MII_BMCR, BMCR_RESET | BMCR_ANENABLE | BMCR_ANRESTART);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ mdelay(20);
++ } else {
++ /*true force*/
++#ifndef BMCR_SPEED100
++#define BMCR_SPEED100 0x0040
++#endif
++
++#ifndef BMCR_SPEED10
++#define BMCR_SPEED10 0x0000
++#endif
++ if ((speed == SPEED_10) && (duplex == DUPLEX_HALF)) {
++ bmcr_true_force = BMCR_SPEED10;
++ } else if ((speed == SPEED_10) && (duplex == DUPLEX_FULL)) {
++ bmcr_true_force = BMCR_SPEED10 | BMCR_FULLDPLX;
++ } else if ((speed == SPEED_100) && (duplex == DUPLEX_HALF)) {
++ bmcr_true_force = BMCR_SPEED100;
++ } else if ((speed == SPEED_100) && (duplex == DUPLEX_FULL)) {
++ bmcr_true_force = BMCR_SPEED100 | BMCR_FULLDPLX;
++ }
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, MII_BMCR, bmcr_true_force);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ }
++
++ if (tp->mcfg == CFG_METHOD_11)
++ rtl8168dp_10mbps_gphy_para(dev);
++
++ return 0;
++}
++
++static int
++rtl8168_set_speed(struct net_device *dev,
++ u8 autoneg,
++ u16 speed,
++ u8 duplex)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ int ret;
++
++ ret = tp->set_speed(dev, autoneg, speed, duplex);
++
++ return ret;
++}
++
++static int
++rtl8168_set_settings(struct net_device *dev,
++ struct ethtool_cmd *cmd)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++ int ret;
++
++ spin_lock_irqsave(&tp->lock, flags);
++ ret = rtl8168_set_speed(dev, cmd->autoneg, cmd->speed, cmd->duplex);
++ spin_unlock_irqrestore(&tp->lock, flags);
++
++ return ret;
++}
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,3,0)
++static u32
++rtl8168_get_tx_csum(struct net_device *dev)
++{
++ return (dev->features & NETIF_F_IP_CSUM) != 0;
++}
++
++static u32
++rtl8168_get_rx_csum(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ return tp->cp_cmd & RxChkSum;
++}
++
++static int
++rtl8168_set_tx_csum(struct net_device *dev,
++ u32 data)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ if (tp->mcfg == CFG_METHOD_DEFAULT)
++ return -EOPNOTSUPP;
++
++ if (data)
++ dev->features |= NETIF_F_IP_CSUM;
++ else
++ dev->features &= ~NETIF_F_IP_CSUM;
++
++ return 0;
++}
++
++static int
++rtl8168_set_rx_csum(struct net_device *dev,
++ u32 data)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned long flags;
++
++ if (tp->mcfg == CFG_METHOD_DEFAULT)
++ return -EOPNOTSUPP;
++
++ spin_lock_irqsave(&tp->lock, flags);
++
++ if (data)
++ tp->cp_cmd |= RxChkSum;
++ else
++ tp->cp_cmd &= ~RxChkSum;
++
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++
++ spin_unlock_irqrestore(&tp->lock, flags);
++
++ return 0;
++}
++#endif
++
++#ifdef CONFIG_R8168_VLAN
++
++static inline u32
++rtl8168_tx_vlan_tag(struct rtl8168_private *tp,
++ struct sk_buff *skb)
++{
++ u32 tag;
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++ tag = (tp->vlgrp && vlan_tx_tag_present(skb)) ?
++ TxVlanTag | swab16(vlan_tx_tag_get(skb)) : 0x00;
++#else
++ tag = (vlan_tx_tag_present(skb)) ?
++ TxVlanTag | swab16(vlan_tx_tag_get(skb)) : 0x00;
++#endif
++ return tag;
++}
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++
++static void
++rtl8168_vlan_rx_register(struct net_device *dev,
++ struct vlan_group *grp)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned long flags;
++
++ spin_lock_irqsave(&tp->lock, flags);
++ tp->vlgrp = grp;
++ if (tp->vlgrp)
++ tp->cp_cmd |= RxVlan;
++ else
++ tp->cp_cmd &= ~RxVlan;
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++ RTL_R16(CPlusCmd);
++ spin_unlock_irqrestore(&tp->lock, flags);
++}
++
++#endif
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++static void
++rtl8168_vlan_rx_kill_vid(struct net_device *dev,
++ unsigned short vid)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++
++ spin_lock_irqsave(&tp->lock, flags);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,21)
++ if (tp->vlgrp)
++ tp->vlgrp->vlan_devices[vid] = NULL;
++#else
++ vlan_group_set_device(tp->vlgrp, vid, NULL);
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,21)
++ spin_unlock_irqrestore(&tp->lock, flags);
++}
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++
++static int
++rtl8168_rx_vlan_skb(struct rtl8168_private *tp,
++ struct RxDesc *desc,
++ struct sk_buff *skb)
++{
++ u32 opts2 = le32_to_cpu(desc->opts2);
++ int ret = -1;
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++ if (tp->vlgrp && (opts2 & RxVlanTag)) {
++ rtl8168_rx_hwaccel_skb(skb, tp->vlgrp,
++ swab16(opts2 & 0xffff));
++ ret = 0;
++ }
++#else
++ if (opts2 & RxVlanTag)
++ __vlan_hwaccel_put_tag(skb, swab16(opts2 & 0xffff));
++#endif
++
++ desc->opts2 = 0;
++ return ret;
++}
++
++#else /* !CONFIG_R8168_VLAN */
++
++static inline u32
++rtl8168_tx_vlan_tag(struct rtl8168_private *tp,
++ struct sk_buff *skb)
++{
++ return 0;
++}
++
++static int
++rtl8168_rx_vlan_skb(struct rtl8168_private *tp,
++ struct RxDesc *desc,
++ struct sk_buff *skb)
++{
++ return -1;
++}
++
++#endif
++
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(3,0,0)
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,3,0)
++static u32 rtl8168_fix_features(struct net_device *dev, u32 features)
++#else
++static netdev_features_t rtl8168_fix_features(struct net_device *dev,
++ netdev_features_t features)
++#endif
++{
++ if (dev->mtu > MSSMask)
++ features &= ~NETIF_F_ALL_TSO;
++
++ return features;
++}
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,3,0)
++static int rtl8168_set_features(struct net_device *dev, u32 features)
++#else
++static int rtl8168_set_features(struct net_device *dev,
++ netdev_features_t features)
++#endif
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned long flags;
++
++ spin_lock_irqsave(&tp->lock, flags);
++
++ if (features & NETIF_F_RXCSUM)
++ tp->cp_cmd |= RxChkSum;
++ else
++ tp->cp_cmd &= ~RxChkSum;
++
++ if (dev->features & NETIF_F_HW_VLAN_RX)
++ tp->cp_cmd |= RxVlan;
++ else
++ tp->cp_cmd &= ~RxVlan;
++
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++ RTL_R16(CPlusCmd);
++
++ spin_unlock_irqrestore(&tp->lock, flags);
++
++ return 0;
++}
++
++#endif
++
++static void rtl8168_gset_xmii(struct net_device *dev,
++ struct ethtool_cmd *cmd)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ u8 status;
++ unsigned long flags;
++
++ cmd->supported = SUPPORTED_10baseT_Half |
++ SUPPORTED_10baseT_Full |
++ SUPPORTED_100baseT_Half |
++ SUPPORTED_100baseT_Full |
++ SUPPORTED_1000baseT_Full |
++ SUPPORTED_Autoneg |
++ SUPPORTED_TP;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ cmd->autoneg = (mdio_read(tp, MII_BMCR) & BMCR_ANENABLE) ? 1 : 0;
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ cmd->advertising = ADVERTISED_TP | ADVERTISED_Autoneg;
++
++ if (tp->phy_auto_nego_reg & ADVERTISE_10HALF)
++ cmd->advertising |= ADVERTISED_10baseT_Half;
++ if (tp->phy_auto_nego_reg & ADVERTISE_10FULL)
++ cmd->advertising |= ADVERTISED_10baseT_Full;
++ if (tp->phy_auto_nego_reg & ADVERTISE_100HALF)
++ cmd->advertising |= ADVERTISED_100baseT_Half;
++ if (tp->phy_auto_nego_reg & ADVERTISE_100FULL)
++ cmd->advertising |= ADVERTISED_100baseT_Full;
++ if (tp->phy_1000_ctrl_reg & ADVERTISE_1000FULL)
++ cmd->advertising |= ADVERTISED_1000baseT_Full;
++
++ status = RTL_R8(PHYstatus);
++
++ if (status & _1000bpsF)
++ cmd->speed = SPEED_1000;
++ else if (status & _100bps)
++ cmd->speed = SPEED_100;
++ else if (status & _10bps)
++ cmd->speed = SPEED_10;
++
++ if (status & TxFlowCtrl)
++ cmd->advertising |= ADVERTISED_Asym_Pause;
++
++ if (status & RxFlowCtrl)
++ cmd->advertising |= ADVERTISED_Pause;
++
++ cmd->duplex = ((status & _1000bpsF) || (status & FullDup)) ?
++ DUPLEX_FULL : DUPLEX_HALF;
++
++
++}
++
++static int
++rtl8168_get_settings(struct net_device *dev,
++ struct ethtool_cmd *cmd)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++
++ spin_lock_irqsave(&tp->lock, flags);
++
++ tp->get_settings(dev, cmd);
++
++ spin_unlock_irqrestore(&tp->lock, flags);
++ return 0;
++}
++
++static void rtl8168_get_regs(struct net_device *dev, struct ethtool_regs *regs,
++ void *p)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++
++ if (regs->len > R8168_REGS_SIZE)
++ regs->len = R8168_REGS_SIZE;
++
++ spin_lock_irqsave(&tp->lock, flags);
++ memcpy_fromio(p, tp->mmio_addr, regs->len);
++ spin_unlock_irqrestore(&tp->lock, flags);
++}
++
++static u32
++rtl8168_get_msglevel(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ return tp->msg_enable;
++}
++
++static void
++rtl8168_set_msglevel(struct net_device *dev,
++ u32 value)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ tp->msg_enable = value;
++}
++
++static const char rtl8168_gstrings[][ETH_GSTRING_LEN] = {
++ "tx_packets",
++ "rx_packets",
++ "tx_errors",
++ "rx_errors",
++ "rx_missed",
++ "align_errors",
++ "tx_single_collisions",
++ "tx_multi_collisions",
++ "unicast",
++ "broadcast",
++ "multicast",
++ "tx_aborted",
++ "tx_underrun",
++};
++
++struct rtl8168_counters {
++ u64 tx_packets;
++ u64 rx_packets;
++ u64 tx_errors;
++ u32 rx_errors;
++ u16 rx_missed;
++ u16 align_errors;
++ u32 tx_one_collision;
++ u32 tx_multi_collision;
++ u64 rx_unicast;
++ u64 rx_broadcast;
++ u32 rx_multicast;
++ u16 tx_aborted;
++ u16 tx_underun;
++};
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,33)
++static int rtl8168_get_stats_count(struct net_device *dev)
++{
++ return ARRAY_SIZE(rtl8168_gstrings);
++}
++#else
++static int rtl8168_get_sset_count(struct net_device *dev, int sset)
++{
++ switch (sset) {
++ case ETH_SS_STATS:
++ return ARRAY_SIZE(rtl8168_gstrings);
++ default:
++ return -EOPNOTSUPP;
++ }
++}
++#endif
++static void
++rtl8168_get_ethtool_stats(struct net_device *dev,
++ struct ethtool_stats *stats,
++ u64 *data)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct rtl8168_counters *counters;
++ dma_addr_t paddr;
++ u32 cmd;
++
++ ASSERT_RTNL();
++
++ counters = pci_alloc_consistent(tp->pci_dev, sizeof(*counters), &paddr);
++ if (!counters)
++ return;
++
++ RTL_W32(CounterAddrHigh, (u64)paddr >> 32);
++ cmd = (u64)paddr & DMA_BIT_MASK(32);
++ RTL_W32(CounterAddrLow, cmd);
++ RTL_W32(CounterAddrLow, cmd | CounterDump);
++
++ while (RTL_R32(CounterAddrLow) & CounterDump) {
++ if (msleep_interruptible(1))
++ break;
++ }
++
++ RTL_W32(CounterAddrLow, 0);
++ RTL_W32(CounterAddrHigh, 0);
++
++ data[0] = le64_to_cpu(counters->tx_packets);
++ data[1] = le64_to_cpu(counters->rx_packets);
++ data[2] = le64_to_cpu(counters->tx_errors);
++ data[3] = le32_to_cpu(counters->rx_errors);
++ data[4] = le16_to_cpu(counters->rx_missed);
++ data[5] = le16_to_cpu(counters->align_errors);
++ data[6] = le32_to_cpu(counters->tx_one_collision);
++ data[7] = le32_to_cpu(counters->tx_multi_collision);
++ data[8] = le64_to_cpu(counters->rx_unicast);
++ data[9] = le64_to_cpu(counters->rx_broadcast);
++ data[10] = le32_to_cpu(counters->rx_multicast);
++ data[11] = le16_to_cpu(counters->tx_aborted);
++ data[12] = le16_to_cpu(counters->tx_underun);
++ pci_free_consistent(tp->pci_dev, sizeof(*counters), counters, paddr);
++}
++
++static void
++rtl8168_get_strings(struct net_device *dev,
++ u32 stringset,
++ u8 *data)
++{
++ switch (stringset) {
++ case ETH_SS_STATS:
++ memcpy(data, *rtl8168_gstrings, sizeof(rtl8168_gstrings));
++ break;
++ }
++}
++static int rtl_get_eeprom_len(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ return tp->eeprom_len;
++}
++
++static int rtl_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom, u8 *buf)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ int i,j,ret;
++ int start_w, end_w;
++ int VPD_addr, VPD_data;
++ u32 *eeprom_buff;
++ u16 tmp;
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (tp->eeprom_type==EEPROM_TYPE_NONE) {
++ dev_printk(KERN_DEBUG, &tp->pci_dev->dev, "Detect none EEPROM\n");
++ return -EOPNOTSUPP;
++ } else if (eeprom->len == 0 || (eeprom->offset+eeprom->len) > tp->eeprom_len) {
++ dev_printk(KERN_DEBUG, &tp->pci_dev->dev, "Invalid parameter\n");
++ return -EINVAL;
++ }
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_9:
++ case CFG_METHOD_10:
++ VPD_addr = 0xCE;
++ VPD_data = 0xD0;
++ break;
++
++ case CFG_METHOD_4:
++ case CFG_METHOD_5:
++ case CFG_METHOD_6:
++ case CFG_METHOD_7:
++ case CFG_METHOD_8:
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ VPD_addr = 0xD2;
++ VPD_data = 0xD4;
++ break;
++
++ case CFG_METHOD_1:
++ case CFG_METHOD_2:
++ case CFG_METHOD_3:
++ default:
++ return -EOPNOTSUPP;
++ }
++
++ start_w = eeprom->offset >> 2;
++ end_w = (eeprom->offset + eeprom->len - 1) >> 2;
++
++ eeprom_buff = kmalloc(sizeof(u32)*(end_w - start_w + 1), GFP_KERNEL);
++ if (!eeprom_buff)
++ return -ENOMEM;
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++ ret = -EFAULT;
++ for (i=start_w; i<=end_w; i++) {
++ pci_write_config_word(tp->pci_dev, VPD_addr, (u16)i*4);
++ ret = -EFAULT;
++ for (j = 0; j < 10; j++) {
++ udelay(400);
++ pci_read_config_word(tp->pci_dev, VPD_addr, &tmp);
++ if (tmp&0x8000) {
++ ret = 0;
++ break;
++ }
++ }
++
++ if (ret)
++ break;
++
++ pci_read_config_dword(tp->pci_dev, VPD_data, &eeprom_buff[i-start_w]);
++ }
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ if (!ret)
++ memcpy(buf, (u8 *)eeprom_buff + (eeprom->offset & 3), eeprom->len);
++
++ kfree(eeprom_buff);
++
++ return ret;
++}
++
++#undef ethtool_op_get_link
++#define ethtool_op_get_link _kc_ethtool_op_get_link
++u32 _kc_ethtool_op_get_link(struct net_device *dev)
++{
++ return netif_carrier_ok(dev) ? 1 : 0;
++}
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,3,0)
++#undef ethtool_op_get_sg
++#define ethtool_op_get_sg _kc_ethtool_op_get_sg
++u32 _kc_ethtool_op_get_sg(struct net_device *dev)
++{
++#ifdef NETIF_F_SG
++ return (dev->features & NETIF_F_SG) != 0;
++#else
++ return 0;
++#endif
++}
++
++#undef ethtool_op_set_sg
++#define ethtool_op_set_sg _kc_ethtool_op_set_sg
++int _kc_ethtool_op_set_sg(struct net_device *dev, u32 data)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ if (tp->mcfg == CFG_METHOD_DEFAULT)
++ return -EOPNOTSUPP;
++
++#ifdef NETIF_F_SG
++ if (data)
++ dev->features |= NETIF_F_SG;
++ else
++ dev->features &= ~NETIF_F_SG;
++#endif
++
++ return 0;
++}
++#endif
++
++static const struct ethtool_ops rtl8168_ethtool_ops = {
++ .get_drvinfo = rtl8168_get_drvinfo,
++ .get_regs_len = rtl8168_get_regs_len,
++ .get_link = ethtool_op_get_link,
++ .get_settings = rtl8168_get_settings,
++ .set_settings = rtl8168_set_settings,
++ .get_msglevel = rtl8168_get_msglevel,
++ .set_msglevel = rtl8168_set_msglevel,
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,3,0)
++ .get_rx_csum = rtl8168_get_rx_csum,
++ .set_rx_csum = rtl8168_set_rx_csum,
++ .get_tx_csum = rtl8168_get_tx_csum,
++ .set_tx_csum = rtl8168_set_tx_csum,
++ .get_sg = ethtool_op_get_sg,
++ .set_sg = ethtool_op_set_sg,
++#ifdef NETIF_F_TSO
++ .get_tso = ethtool_op_get_tso,
++ .set_tso = ethtool_op_set_tso,
++#endif
++#endif
++ .get_regs = rtl8168_get_regs,
++ .get_wol = rtl8168_get_wol,
++ .set_wol = rtl8168_set_wol,
++ .get_strings = rtl8168_get_strings,
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,33)
++ .get_stats_count = rtl8168_get_stats_count,
++#else
++ .get_sset_count = rtl8168_get_sset_count,
++#endif
++ .get_ethtool_stats = rtl8168_get_ethtool_stats,
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,23)
++#ifdef ETHTOOL_GPERMADDR
++ .get_perm_addr = ethtool_op_get_perm_addr,
++#endif
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,23)
++ .get_eeprom = rtl_get_eeprom,
++ .get_eeprom_len = rtl_get_eeprom_len,
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(3,5,0)
++ .get_ts_info = ethtool_op_get_ts_info,
++#endif //LINUX_VERSION_CODE >= KERNEL_VERSION(3,5,0)
++};
++
++
++static int rtl8168_enable_EEE(struct rtl8168_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int ret;
++ unsigned long flags;
++ u16 data;
++
++ ret = 0;
++ switch (tp->mcfg) {
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0020);
++ data = mdio_read(tp, 0x15) | 0x0100;
++ mdio_write(tp, 0x15, data);
++ mdio_write(tp, 0x1F, 0x0006);
++ mdio_write(tp, 0x00, 0x5A30);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x0D, 0x0007);
++ mdio_write(tp, 0x0E, 0x003C);
++ mdio_write(tp, 0x0D, 0x4007);
++ mdio_write(tp, 0x0E, 0x0006);
++ mdio_write(tp, 0x0D, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ if ((RTL_R8(Config4)&0x40) && (RTL_R8(0x6D) & BIT_7)) {
++ data = RTL_R16(CustomLED);
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8AC8);
++ mdio_write(tp, 0x06, data);
++ mdio_write(tp, 0x05, 0x8B82);
++ data = mdio_read(tp, 0x06) | 0x0010;
++ mdio_write(tp, 0x05, 0x8B82);
++ mdio_write(tp, 0x06, data);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ }
++ break;
++
++ case CFG_METHOD_16:
++ case CFG_METHOD_17:
++ spin_lock_irqsave(&tp->phy_lock,flags);
++ data = rtl8168_eri_read(ioaddr,0x1B0 ,4,ERIAR_ExGMAC) | 0x0003;
++ rtl8168_eri_write(ioaddr, 0x1B0, 4, data, ERIAR_ExGMAC);
++ mdio_write(tp,0x1F , 0x0004);
++ mdio_write(tp,0x1F , 0x0007);
++ mdio_write(tp,0x1E , 0x0020);
++ data = mdio_read(tp, 0x15)|0x0100;
++ mdio_write(tp,0x15 , data);
++ mdio_write(tp,0x1F , 0x0002);
++ mdio_write(tp,0x1F , 0x0005);
++ mdio_write(tp,0x05 , 0x8B85);
++ data = mdio_read(tp, 0x06)|0x2000;
++ mdio_write(tp,0x06 , data);
++ mdio_write(tp,0x1F , 0x0000);
++ mdio_write(tp,0x0D , 0x0007);
++ mdio_write(tp,0x0E , 0x003C);
++ mdio_write(tp,0x0D , 0x4007);
++ mdio_write(tp,0x0E , 0x0006);
++ mdio_write(tp,0x1D , 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock,flags);
++ break;
++
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ case CFG_METHOD_20:
++ spin_lock_irqsave(&tp->phy_lock,flags);
++ data = rtl8168_eri_read(ioaddr,0x1B0 ,4,ERIAR_ExGMAC);
++ data |= BIT_1 | BIT_0;
++ rtl8168_eri_write(ioaddr, 0x1B0, 4, data, ERIAR_ExGMAC);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1e, 0x0020);
++ data = mdio_read(tp, 0x15);
++ data |= BIT_8;
++ mdio_write(tp, 0x15, data);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B85);
++ data = mdio_read(tp, 0x06);
++ data |= BIT_13;
++ mdio_write(tp, 0x06, data);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x0D, 0x0007);
++ mdio_write(tp, 0x0E, 0x003C);
++ mdio_write(tp, 0x0D, 0x4007);
++ mdio_write(tp, 0x0E, 0x0006);
++ mdio_write(tp, 0x0D, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock,flags);
++ break;
++
++ case CFG_METHOD_21:
++ case CFG_METHOD_22:
++ spin_lock_irqsave(&tp->phy_lock,flags);
++ data = rtl8168_eri_read(ioaddr, 0x1B0, 4, ERIAR_ExGMAC);
++ data |= BIT_1 | BIT_0;
++ rtl8168_eri_write(ioaddr, 0x1B0, 4, data, ERIAR_ExGMAC);
++ mdio_write(tp, 0x1F, 0x0A43);
++ data = mdio_read(tp, 0x11);
++ mdio_write(tp, 0x11, data | BIT_4);
++ mdio_write(tp, 0x1F, 0x0A41);
++ mdio_write(tp, 0x15, 0x0007);
++ mdio_write(tp, 0x16, 0x003C);
++ mdio_write(tp, 0x15, 0x4007);
++ mdio_write(tp, 0x16, 0x0006);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock,flags);
++ break;
++
++ default:
++// dev_printk(KERN_DEBUG, &tp->pci_dev->dev, "Not Support EEE\n");
++ ret = -EOPNOTSUPP;
++ }
++
++ return ret;
++}
++
++static int rtl8168_disable_EEE(struct rtl8168_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int ret;
++ unsigned long flags;
++ u16 data;
++
++ ret = 0;
++ switch (tp->mcfg) {
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0020);
++ data = mdio_read(tp, 0x15) & ~0x0100;
++ mdio_write(tp, 0x15, data);
++ mdio_write(tp, 0x1F, 0x0006);
++ mdio_write(tp, 0x00, 0x5A00);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x0D, 0x0007);
++ mdio_write(tp, 0x0E, 0x003C);
++ mdio_write(tp, 0x0D, 0x4007);
++ mdio_write(tp, 0x0E, 0x0000);
++ mdio_write(tp, 0x0D, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ if (RTL_R8(Config4) & 0x40) {
++ data = RTL_R16(CustomLED);
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B82);
++ data = mdio_read(tp, 0x06) & ~0x0010;
++ mdio_write(tp, 0x05, 0x8B82);
++ mdio_write(tp, 0x06, data);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ }
++ break;
++
++ case CFG_METHOD_16:
++ case CFG_METHOD_17:
++ spin_lock_irqsave(&tp->phy_lock,flags);
++ data = rtl8168_eri_read(ioaddr,0x1B0 ,4,ERIAR_ExGMAC)& ~0x0003;
++ rtl8168_eri_write(ioaddr, 0x1B0, 4, data, ERIAR_ExGMAC);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B85);
++ data = mdio_read(tp, 0x06) & ~0x2000;
++ mdio_write(tp, 0x06, data);
++ mdio_write(tp, 0x1F, 0x0004);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0020);
++ data = mdio_read(tp, 0x15) & ~0x0100;
++ mdio_write(tp,0x15 , data);
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x0D, 0x0007);
++ mdio_write(tp, 0x0E, 0x003C);
++ mdio_write(tp, 0x0D, 0x4007);
++ mdio_write(tp, 0x0E, 0x0000);
++ mdio_write(tp, 0x0D, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ case CFG_METHOD_20:
++ spin_lock_irqsave(&tp->phy_lock,flags);
++ data = rtl8168_eri_read(ioaddr,0x1B0 ,4,ERIAR_ExGMAC);
++ data &= ~(BIT_1 | BIT_0);
++ rtl8168_eri_write(ioaddr, 0x1B0, 4, data, ERIAR_ExGMAC);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B85);
++ data = mdio_read(tp, 0x06);
++ data &= ~BIT_13;
++ mdio_write(tp, 0x06, data);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1e, 0x0020);
++ data = mdio_read(tp, 0x15);
++ data &= ~BIT_8;
++ mdio_write(tp, 0x15, data);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x0D, 0x0007);
++ mdio_write(tp, 0x0E, 0x003C);
++ mdio_write(tp, 0x0D, 0x4007);
++ mdio_write(tp, 0x0E, 0x0000);
++ mdio_write(tp, 0x0D, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock,flags);
++ break;
++
++ case CFG_METHOD_21:
++ case CFG_METHOD_22:
++ spin_lock_irqsave(&tp->phy_lock,flags);
++ data = rtl8168_eri_read(ioaddr, 0x1B0, 4, ERIAR_ExGMAC);
++ data &= ~(BIT_1 | BIT_0);
++ rtl8168_eri_write(ioaddr, 0x1B0, 4, data, ERIAR_ExGMAC);
++ mdio_write(tp, 0x1F, 0x0A43);
++ data = mdio_read(tp, 0x11);
++ mdio_write(tp, 0x11, data & ~BIT_4);
++ mdio_write(tp, 0x1F, 0x0A41);
++ mdio_write(tp, 0x15, 0x0007);
++ mdio_write(tp, 0x16, 0x003C);
++ mdio_write(tp, 0x15, 0x4007);
++ mdio_write(tp, 0x16, 0x0000);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock,flags);
++ break;
++
++ default:
++// dev_printk(KERN_DEBUG, &tp->pci_dev->dev, "Not Support EEE\n");
++ ret = -EOPNOTSUPP;
++ break;
++ }
++
++ return ret;
++}
++
++#if 0
++
++static int rtl8168_enable_green_feature(struct rtl8168_private *tp)
++{
++ unsigned long flags;
++ u16 gphy_val;
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0003);
++ gphy_val = mdio_read(tp, 0x10) | 0x0400;
++ mdio_write(tp, 0x10, gphy_val);
++ gphy_val = mdio_read(tp, 0x19) | 0x0001;
++ mdio_write(tp, 0x19, gphy_val);
++ mdio_write(tp, 0x1F, 0x0005);
++ gphy_val = mdio_read(tp, 0x01) & ~0x0100;
++ mdio_write(tp, 0x01, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++ mdelay(20);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++ case CFG_METHOD_17:
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ case CFG_METHOD_20:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0003);
++ gphy_val = mdio_read(tp, 0x10);
++ gphy_val |= BIT_10;
++ mdio_write(tp, 0x10, gphy_val);
++ gphy_val = mdio_read(tp, 0x19);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x19, gphy_val);
++ mdio_write(tp, 0x1F, 0x0005);
++ gphy_val = mdio_read(tp, 0x01);
++ gphy_val |= BIT_8;
++ mdio_write(tp, 0x01, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++ case CFG_METHOD_21:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x8011);
++ gphy_val = mdio_read(tp, 0x14) | BIT_14;
++ mdio_write(tp, 0x14, gphy_val);
++ mdio_write(tp, 0x1F, 0x0A40);
++ mdio_write(tp, 0x10, 0x9200);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++ default:
++ dev_printk(KERN_DEBUG, &tp->pci_dev->dev, "Not Support Green Feature\n");
++ break;
++ }
++
++ return 0;
++}
++
++static int rtl8168_disable_green_feature(struct rtl8168_private *tp)
++{
++ unsigned long flags;
++ u16 gphy_val;
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0005);
++ gphy_val = mdio_read(tp, 0x01) | 0x0100;
++ mdio_write(tp, 0x01, gphy_val);
++ mdio_write(tp, 0x1F, 0x0003);
++ gphy_val = mdio_read(tp, 0x10) & ~0x0400;
++ mdio_write(tp, 0x10, gphy_val);
++ gphy_val = mdio_read(tp, 0x19) & ~0x0001;
++ mdio_write(tp, 0x19, gphy_val);
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x06) & ~0x7000;
++ gphy_val |= 0x3000;
++ mdio_write(tp, 0x06, gphy_val);
++ gphy_val = mdio_read(tp, 0x0D) & 0x0700;
++ gphy_val |= 0x0500;
++ mdio_write(tp, 0x0D, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++ case CFG_METHOD_17:
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ case CFG_METHOD_20:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0003);
++ gphy_val = mdio_read(tp, 0x19);
++ gphy_val &= ~BIT_0;
++ mdio_write(tp, 0x19, gphy_val);
++ gphy_val = mdio_read(tp, 0x10);
++ gphy_val &= ~BIT_10;
++ mdio_write(tp, 0x10, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++ case CFG_METHOD_21:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x8011);
++ gphy_val = mdio_read(tp, 0x14) & ~BIT_14;
++ mdio_write(tp, 0x14, gphy_val);
++ mdio_write(tp, 0x1F, 0x0A40);
++ mdio_write(tp, 0x10, 0x9200);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++ default:
++ dev_printk(KERN_DEBUG, &tp->pci_dev->dev, "Not Support Green Feature\n");
++ break;
++ }
++
++ return 0;
++}
++
++#endif
++
++static void rtl8168_get_mac_version(struct rtl8168_private *tp, void __iomem *ioaddr)
++{
++ u32 reg,val32;
++ u32 ICVerID;
++
++ val32 = RTL_R32(TxConfig) ;
++ reg = val32 & 0x7c800000;
++ ICVerID = val32 & 0x00700000;
++
++ switch (reg) {
++ case 0x30000000:
++ tp->mcfg = CFG_METHOD_1;
++ tp->efuse = EFUSE_NOT_SUPPORT;
++ break;
++ case 0x38000000:
++ if (ICVerID == 0x00000000) {
++ tp->mcfg = CFG_METHOD_2;
++ } else if (ICVerID == 0x00500000) {
++ tp->mcfg = CFG_METHOD_3;
++ } else {
++ tp->mcfg = CFG_METHOD_3;
++ }
++ tp->efuse = EFUSE_NOT_SUPPORT;
++ break;
++ case 0x3C000000:
++ if (ICVerID == 0x00000000) {
++ tp->mcfg = CFG_METHOD_4;
++ } else if (ICVerID == 0x00200000) {
++ tp->mcfg = CFG_METHOD_5;
++ } else if (ICVerID == 0x00400000) {
++ tp->mcfg = CFG_METHOD_6;
++ } else {
++ tp->mcfg = CFG_METHOD_6;
++ }
++ tp->efuse = EFUSE_NOT_SUPPORT;
++ break;
++ case 0x3C800000:
++ if (ICVerID == 0x00100000){
++ tp->mcfg = CFG_METHOD_7;
++ } else if (ICVerID == 0x00300000){
++ tp->mcfg = CFG_METHOD_8;
++ } else {
++ tp->mcfg = CFG_METHOD_8;
++ }
++ tp->efuse = EFUSE_NOT_SUPPORT;
++ break;
++ case 0x28000000:
++ if (ICVerID == 0x00100000) {
++ tp->mcfg = CFG_METHOD_9;
++ } else if (ICVerID == 0x00300000) {
++ tp->mcfg = CFG_METHOD_10;
++ } else {
++ tp->mcfg = CFG_METHOD_10;
++ }
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ case 0x28800000:
++ if (ICVerID == 0x00000000) {
++ tp->mcfg = CFG_METHOD_11;
++ } else if (ICVerID == 0x00200000) {
++ tp->mcfg = CFG_METHOD_12;
++ RTL_W32(0xD0, RTL_R32(0xD0) | 0x00020000);
++ } else {// if (ICVerID == 0x00300000)
++ tp->mcfg = CFG_METHOD_13;
++ }
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ case 0x2C000000:
++ if (ICVerID == 0x00100000)
++ tp->mcfg = CFG_METHOD_14;
++ else if (ICVerID == 0x00200000)
++ tp->mcfg = CFG_METHOD_15;
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ case 0x2C800000:
++ if (ICVerID == 0x00000000)
++ tp->mcfg = CFG_METHOD_16;
++ else if (ICVerID == 0x00100000)
++ tp->mcfg = CFG_METHOD_17;
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ case 0x48000000:
++ if (ICVerID == 0x00000000)
++ tp->mcfg = CFG_METHOD_18;
++ else if (ICVerID == 0x00100000)
++ tp->mcfg = CFG_METHOD_19;
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ case 0x48800000:
++ tp->mcfg = CFG_METHOD_20;
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ case 0x4C000000:
++ if (ICVerID == 0x00000000)
++ tp->mcfg = CFG_METHOD_21;
++ else if (ICVerID == 0x00100000)
++ tp->mcfg = CFG_METHOD_22;
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ case 0x50000000:
++ tp->mcfg = CFG_METHOD_23;
++ tp->efuse = EFUSE_SUPPORT;
++ break;
++ default:
++ printk("unknown chip version (%x)\n",reg);
++ tp->mcfg = CFG_METHOD_DEFAULT;
++ tp->efuse = EFUSE_NOT_SUPPORT;
++ break;
++ }
++}
++
++static void
++rtl8168_print_mac_version(struct rtl8168_private *tp)
++{
++ int i;
++ for (i = ARRAY_SIZE(rtl_chip_info) - 1; i >= 0; i--) {
++ if (tp->mcfg == rtl_chip_info[i].mcfg) {
++ dprintk("mcfg == %s (%04d)\n", rtl_chip_info[i].name,
++ rtl_chip_info[i].mcfg);
++ return;
++ }
++ }
++
++ dprintk("mac_version == Unknown\n");
++}
++
++static u8 rtl8168_efuse_read(struct rtl8168_private *tp, u16 reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u8 efuse_data;
++ u32 temp;
++ int cnt;
++
++ if (tp->efuse == EFUSE_NOT_SUPPORT)
++ return EFUSE_READ_FAIL;
++
++ temp = EFUSE_READ | ((reg & EFUSE_Reg_Mask) << EFUSE_Reg_Shift);
++ RTL_W32(EFUSEAR, temp);
++
++ do {
++ udelay(100);
++ temp = RTL_R32(EFUSEAR);
++ cnt++;
++ } while (!(temp & EFUSE_READ_OK) && (temp < EFUSE_Check_Cnt));
++
++ if (temp == EFUSE_Check_Cnt)
++ efuse_data = EFUSE_READ_FAIL;
++ else
++ efuse_data = (u8)(RTL_R32(EFUSEAR) & EFUSE_Data_Mask);
++
++ return efuse_data;
++}
++
++static void
++rtl8168_hw_phy_config(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned long flags;
++ unsigned int gphy_val,i;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++
++ if (tp->mcfg == CFG_METHOD_1) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x0B, 0x94B0);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x12, 0x6096);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x0D, 0xF8A0);
++ } else if (tp->mcfg == CFG_METHOD_2) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x0B, 0x94B0);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x12, 0x6096);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_3) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x0B, 0x94B0);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x12, 0x6096);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_4) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x12, 0x2300);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x16, 0x000A);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x12, 0xC096);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x00, 0x88DE);
++ mdio_write(tp, 0x01, 0x82B1);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x08, 0x9E30);
++ mdio_write(tp, 0x09, 0x01F0);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0A, 0x5500);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x03, 0x7002);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0C, 0x00C8);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) | (1 << 5));
++ mdio_write(tp, 0x0D, mdio_read(tp, 0x0D) & ~(1 << 5));
++ } else if (tp->mcfg == CFG_METHOD_5) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x12, 0x2300);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x16, 0x0F0A);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x00, 0x88DE);
++ mdio_write(tp, 0x01, 0x82B1);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0C, 0x7EB8);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x06, 0x0761);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x03, 0x802F);
++ mdio_write(tp, 0x02, 0x4F02);
++ mdio_write(tp, 0x01, 0x0409);
++ mdio_write(tp, 0x00, 0xF099);
++ mdio_write(tp, 0x04, 0x9800);
++ mdio_write(tp, 0x04, 0x9000);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x16, mdio_read(tp, 0x16) | (1 << 0));
++
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) | (1 << 5));
++ mdio_write(tp, 0x0D, mdio_read(tp, 0x0D) & ~(1 << 5));
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x1D, 0x3D98);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_6) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x12, 0x2300);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x16, 0x0F0A);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x00, 0x88DE);
++ mdio_write(tp, 0x01, 0x82B1);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0C, 0x7EB8);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x06, 0x5461);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x06, 0x5461);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x16, mdio_read(tp, 0x16) | (1 << 0));
++
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) | (1 << 5));
++ mdio_write(tp, 0x0D, mdio_read(tp, 0x0D) & ~(1 << 5));
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x1D, 0x3D98);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_7) {
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) | (1 << 5));
++ mdio_write(tp, 0x0D, mdio_read(tp, 0x0D) & ~(1 << 5));
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x1D, 0x3D98);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x14, 0xCAA3);
++ mdio_write(tp, 0x1C, 0x000A);
++ mdio_write(tp, 0x18, 0x65D0);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x17, 0xB580);
++ mdio_write(tp, 0x18, 0xFF54);
++ mdio_write(tp, 0x19, 0x3954);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0D, 0x310C);
++ mdio_write(tp, 0x0E, 0x310C);
++ mdio_write(tp, 0x0F, 0x311C);
++ mdio_write(tp, 0x06, 0x0761);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x18, 0xFF55);
++ mdio_write(tp, 0x19, 0x3955);
++ mdio_write(tp, 0x18, 0xFF54);
++ mdio_write(tp, 0x19, 0x3954);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_8) {
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) | (1 << 5));
++ mdio_write(tp, 0x0D, mdio_read(tp, 0x0D) & ~(1 << 5));
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x14, 0xCAA3);
++ mdio_write(tp, 0x1C, 0x000A);
++ mdio_write(tp, 0x18, 0x65D0);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x17, 0xB580);
++ mdio_write(tp, 0x18, 0xFF54);
++ mdio_write(tp, 0x19, 0x3954);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0D, 0x310C);
++ mdio_write(tp, 0x0E, 0x310C);
++ mdio_write(tp, 0x0F, 0x311C);
++ mdio_write(tp, 0x06, 0x0761);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x18, 0xFF55);
++ mdio_write(tp, 0x19, 0x3955);
++ mdio_write(tp, 0x18, 0xFF54);
++ mdio_write(tp, 0x19, 0x3954);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x16, mdio_read(tp, 0x16) | (1 << 0));
++
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_9) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x06, 0x4064);
++ mdio_write(tp, 0x07, 0x2863);
++ mdio_write(tp, 0x08, 0x059C);
++ mdio_write(tp, 0x09, 0x26B4);
++ mdio_write(tp, 0x0A, 0x6A19);
++ mdio_write(tp, 0x0B, 0xDCC8);
++ mdio_write(tp, 0x10, 0xF06D);
++ mdio_write(tp, 0x14, 0x7F68);
++ mdio_write(tp, 0x18, 0x7FD9);
++ mdio_write(tp, 0x1C, 0xF0FF);
++ mdio_write(tp, 0x1D, 0x3D9C);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x12, 0xF49F);
++ mdio_write(tp, 0x13, 0x070B);
++ mdio_write(tp, 0x1A, 0x05AD);
++ mdio_write(tp, 0x14, 0x94C0);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x0B) & 0xFF00;
++ gphy_val |= 0x10;
++ mdio_write(tp, 0x0B, gphy_val);
++ gphy_val = mdio_read(tp, 0x0C) & 0x00FF;
++ gphy_val |= 0xA200;
++ mdio_write(tp, 0x0C, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x06, 0x5561);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8332);
++ mdio_write(tp, 0x06, 0x5561);
++
++ if (rtl8168_efuse_read(tp, 0x01) == 0xb1) {
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x05, 0x669A);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8330);
++ mdio_write(tp, 0x06, 0x669A);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x0D);
++ if ((gphy_val & 0x00FF) != 0x006C) {
++ gphy_val &= 0xFF00;
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0D, gphy_val | 0x0065);
++ mdio_write(tp, 0x0D, gphy_val | 0x0066);
++ mdio_write(tp, 0x0D, gphy_val | 0x0067);
++ mdio_write(tp, 0x0D, gphy_val | 0x0068);
++ mdio_write(tp, 0x0D, gphy_val | 0x0069);
++ mdio_write(tp, 0x0D, gphy_val | 0x006A);
++ mdio_write(tp, 0x0D, gphy_val | 0x006B);
++ mdio_write(tp, 0x0D, gphy_val | 0x006C);
++ }
++ } else {
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x05, 0x6662);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8330);
++ mdio_write(tp, 0x06, 0x6662);
++ }
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x0D);
++ gphy_val |= BIT_9;
++ gphy_val |= BIT_8;
++ mdio_write(tp, 0x0D, gphy_val);
++ gphy_val = mdio_read(tp, 0x0F);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x0F, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x02);
++ gphy_val &= ~BIT_10;
++ gphy_val &= ~BIT_9;
++ gphy_val |= BIT_8;
++ mdio_write(tp, 0x02, gphy_val);
++ gphy_val = mdio_read(tp, 0x03);
++ gphy_val &= ~BIT_15;
++ gphy_val &= ~BIT_14;
++ gphy_val &= ~BIT_13;
++ mdio_write(tp, 0x03, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x001B);
++ if (mdio_read(tp, 0x06) == 0xBF00) {
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x59ee);
++ mdio_write(tp, 0x06, 0xf8ea);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0xf8eb);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xf87c);
++ mdio_write(tp, 0x06, 0xe1f8);
++ mdio_write(tp, 0x06, 0x7d59);
++ mdio_write(tp, 0x06, 0x0fef);
++ mdio_write(tp, 0x06, 0x0139);
++ mdio_write(tp, 0x06, 0x029e);
++ mdio_write(tp, 0x06, 0x06ef);
++ mdio_write(tp, 0x06, 0x1039);
++ mdio_write(tp, 0x06, 0x089f);
++ mdio_write(tp, 0x06, 0x2aee);
++ mdio_write(tp, 0x06, 0xf8ea);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0xf8eb);
++ mdio_write(tp, 0x06, 0x01e0);
++ mdio_write(tp, 0x06, 0xf87c);
++ mdio_write(tp, 0x06, 0xe1f8);
++ mdio_write(tp, 0x06, 0x7d58);
++ mdio_write(tp, 0x06, 0x409e);
++ mdio_write(tp, 0x06, 0x0f39);
++ mdio_write(tp, 0x06, 0x46aa);
++ mdio_write(tp, 0x06, 0x0bbf);
++ mdio_write(tp, 0x06, 0x8290);
++ mdio_write(tp, 0x06, 0xd682);
++ mdio_write(tp, 0x06, 0x9802);
++ mdio_write(tp, 0x06, 0x014f);
++ mdio_write(tp, 0x06, 0xae09);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0x98d6);
++ mdio_write(tp, 0x06, 0x82a0);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x4fef);
++ mdio_write(tp, 0x06, 0x95fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x05f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xeef8);
++ mdio_write(tp, 0x06, 0xea00);
++ mdio_write(tp, 0x06, 0xeef8);
++ mdio_write(tp, 0x06, 0xeb00);
++ mdio_write(tp, 0x06, 0xe2f8);
++ mdio_write(tp, 0x06, 0x7ce3);
++ mdio_write(tp, 0x06, 0xf87d);
++ mdio_write(tp, 0x06, 0xa511);
++ mdio_write(tp, 0x06, 0x1112);
++ mdio_write(tp, 0x06, 0xd240);
++ mdio_write(tp, 0x06, 0xd644);
++ mdio_write(tp, 0x06, 0x4402);
++ mdio_write(tp, 0x06, 0x8217);
++ mdio_write(tp, 0x06, 0xd2a0);
++ mdio_write(tp, 0x06, 0xd6aa);
++ mdio_write(tp, 0x06, 0xaa02);
++ mdio_write(tp, 0x06, 0x8217);
++ mdio_write(tp, 0x06, 0xae0f);
++ mdio_write(tp, 0x06, 0xa544);
++ mdio_write(tp, 0x06, 0x4402);
++ mdio_write(tp, 0x06, 0xae4d);
++ mdio_write(tp, 0x06, 0xa5aa);
++ mdio_write(tp, 0x06, 0xaa02);
++ mdio_write(tp, 0x06, 0xae47);
++ mdio_write(tp, 0x06, 0xaf82);
++ mdio_write(tp, 0x06, 0x13ee);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0x0fee);
++ mdio_write(tp, 0x06, 0x834c);
++ mdio_write(tp, 0x06, 0x0fee);
++ mdio_write(tp, 0x06, 0x834f);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8351);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x834a);
++ mdio_write(tp, 0x06, 0xffee);
++ mdio_write(tp, 0x06, 0x834b);
++ mdio_write(tp, 0x06, 0xffe0);
++ mdio_write(tp, 0x06, 0x8330);
++ mdio_write(tp, 0x06, 0xe183);
++ mdio_write(tp, 0x06, 0x3158);
++ mdio_write(tp, 0x06, 0xfee4);
++ mdio_write(tp, 0x06, 0xf88a);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x8be0);
++ mdio_write(tp, 0x06, 0x8332);
++ mdio_write(tp, 0x06, 0xe183);
++ mdio_write(tp, 0x06, 0x3359);
++ mdio_write(tp, 0x06, 0x0fe2);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0x0c24);
++ mdio_write(tp, 0x06, 0x5af0);
++ mdio_write(tp, 0x06, 0x1e12);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x8ce5);
++ mdio_write(tp, 0x06, 0xf88d);
++ mdio_write(tp, 0x06, 0xaf82);
++ mdio_write(tp, 0x06, 0x13e0);
++ mdio_write(tp, 0x06, 0x834f);
++ mdio_write(tp, 0x06, 0x10e4);
++ mdio_write(tp, 0x06, 0x834f);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4e78);
++ mdio_write(tp, 0x06, 0x009f);
++ mdio_write(tp, 0x06, 0x0ae0);
++ mdio_write(tp, 0x06, 0x834f);
++ mdio_write(tp, 0x06, 0xa010);
++ mdio_write(tp, 0x06, 0xa5ee);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x01e0);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x7805);
++ mdio_write(tp, 0x06, 0x9e9a);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4e78);
++ mdio_write(tp, 0x06, 0x049e);
++ mdio_write(tp, 0x06, 0x10e0);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x7803);
++ mdio_write(tp, 0x06, 0x9e0f);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4e78);
++ mdio_write(tp, 0x06, 0x019e);
++ mdio_write(tp, 0x06, 0x05ae);
++ mdio_write(tp, 0x06, 0x0caf);
++ mdio_write(tp, 0x06, 0x81f8);
++ mdio_write(tp, 0x06, 0xaf81);
++ mdio_write(tp, 0x06, 0xa3af);
++ mdio_write(tp, 0x06, 0x81dc);
++ mdio_write(tp, 0x06, 0xaf82);
++ mdio_write(tp, 0x06, 0x13ee);
++ mdio_write(tp, 0x06, 0x8348);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8349);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0x8351);
++ mdio_write(tp, 0x06, 0x10e4);
++ mdio_write(tp, 0x06, 0x8351);
++ mdio_write(tp, 0x06, 0x5801);
++ mdio_write(tp, 0x06, 0x9fea);
++ mdio_write(tp, 0x06, 0xd000);
++ mdio_write(tp, 0x06, 0xd180);
++ mdio_write(tp, 0x06, 0x1f66);
++ mdio_write(tp, 0x06, 0xe2f8);
++ mdio_write(tp, 0x06, 0xeae3);
++ mdio_write(tp, 0x06, 0xf8eb);
++ mdio_write(tp, 0x06, 0x5af8);
++ mdio_write(tp, 0x06, 0x1e20);
++ mdio_write(tp, 0x06, 0xe6f8);
++ mdio_write(tp, 0x06, 0xeae5);
++ mdio_write(tp, 0x06, 0xf8eb);
++ mdio_write(tp, 0x06, 0xd302);
++ mdio_write(tp, 0x06, 0xb3fe);
++ mdio_write(tp, 0x06, 0xe2f8);
++ mdio_write(tp, 0x06, 0x7cef);
++ mdio_write(tp, 0x06, 0x325b);
++ mdio_write(tp, 0x06, 0x80e3);
++ mdio_write(tp, 0x06, 0xf87d);
++ mdio_write(tp, 0x06, 0x9e03);
++ mdio_write(tp, 0x06, 0x7dff);
++ mdio_write(tp, 0x06, 0xff0d);
++ mdio_write(tp, 0x06, 0x581c);
++ mdio_write(tp, 0x06, 0x551a);
++ mdio_write(tp, 0x06, 0x6511);
++ mdio_write(tp, 0x06, 0xa190);
++ mdio_write(tp, 0x06, 0xd3e2);
++ mdio_write(tp, 0x06, 0x8348);
++ mdio_write(tp, 0x06, 0xe383);
++ mdio_write(tp, 0x06, 0x491b);
++ mdio_write(tp, 0x06, 0x56ab);
++ mdio_write(tp, 0x06, 0x08ef);
++ mdio_write(tp, 0x06, 0x56e6);
++ mdio_write(tp, 0x06, 0x8348);
++ mdio_write(tp, 0x06, 0xe783);
++ mdio_write(tp, 0x06, 0x4910);
++ mdio_write(tp, 0x06, 0xd180);
++ mdio_write(tp, 0x06, 0x1f66);
++ mdio_write(tp, 0x06, 0xa004);
++ mdio_write(tp, 0x06, 0xb9e2);
++ mdio_write(tp, 0x06, 0x8348);
++ mdio_write(tp, 0x06, 0xe383);
++ mdio_write(tp, 0x06, 0x49ef);
++ mdio_write(tp, 0x06, 0x65e2);
++ mdio_write(tp, 0x06, 0x834a);
++ mdio_write(tp, 0x06, 0xe383);
++ mdio_write(tp, 0x06, 0x4b1b);
++ mdio_write(tp, 0x06, 0x56aa);
++ mdio_write(tp, 0x06, 0x0eef);
++ mdio_write(tp, 0x06, 0x56e6);
++ mdio_write(tp, 0x06, 0x834a);
++ mdio_write(tp, 0x06, 0xe783);
++ mdio_write(tp, 0x06, 0x4be2);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0xe683);
++ mdio_write(tp, 0x06, 0x4ce0);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0xa000);
++ mdio_write(tp, 0x06, 0x0caf);
++ mdio_write(tp, 0x06, 0x81dc);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4d10);
++ mdio_write(tp, 0x06, 0xe483);
++ mdio_write(tp, 0x06, 0x4dae);
++ mdio_write(tp, 0x06, 0x0480);
++ mdio_write(tp, 0x06, 0xe483);
++ mdio_write(tp, 0x06, 0x4de0);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x7803);
++ mdio_write(tp, 0x06, 0x9e0b);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4e78);
++ mdio_write(tp, 0x06, 0x049e);
++ mdio_write(tp, 0x06, 0x04ee);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x02e0);
++ mdio_write(tp, 0x06, 0x8332);
++ mdio_write(tp, 0x06, 0xe183);
++ mdio_write(tp, 0x06, 0x3359);
++ mdio_write(tp, 0x06, 0x0fe2);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0x0c24);
++ mdio_write(tp, 0x06, 0x5af0);
++ mdio_write(tp, 0x06, 0x1e12);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x8ce5);
++ mdio_write(tp, 0x06, 0xf88d);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x30e1);
++ mdio_write(tp, 0x06, 0x8331);
++ mdio_write(tp, 0x06, 0x6801);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x8ae5);
++ mdio_write(tp, 0x06, 0xf88b);
++ mdio_write(tp, 0x06, 0xae37);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4e03);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4ce1);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0x1b01);
++ mdio_write(tp, 0x06, 0x9e04);
++ mdio_write(tp, 0x06, 0xaaa1);
++ mdio_write(tp, 0x06, 0xaea8);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4e04);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4f00);
++ mdio_write(tp, 0x06, 0xaeab);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4f78);
++ mdio_write(tp, 0x06, 0x039f);
++ mdio_write(tp, 0x06, 0x14ee);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x05d2);
++ mdio_write(tp, 0x06, 0x40d6);
++ mdio_write(tp, 0x06, 0x5554);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x17d2);
++ mdio_write(tp, 0x06, 0xa0d6);
++ mdio_write(tp, 0x06, 0xba00);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x17fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x05f8);
++ mdio_write(tp, 0x06, 0xe0f8);
++ mdio_write(tp, 0x06, 0x60e1);
++ mdio_write(tp, 0x06, 0xf861);
++ mdio_write(tp, 0x06, 0x6802);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x60e5);
++ mdio_write(tp, 0x06, 0xf861);
++ mdio_write(tp, 0x06, 0xe0f8);
++ mdio_write(tp, 0x06, 0x48e1);
++ mdio_write(tp, 0x06, 0xf849);
++ mdio_write(tp, 0x06, 0x580f);
++ mdio_write(tp, 0x06, 0x1e02);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x48e5);
++ mdio_write(tp, 0x06, 0xf849);
++ mdio_write(tp, 0x06, 0xd000);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x5bbf);
++ mdio_write(tp, 0x06, 0x8350);
++ mdio_write(tp, 0x06, 0xef46);
++ mdio_write(tp, 0x06, 0xdc19);
++ mdio_write(tp, 0x06, 0xddd0);
++ mdio_write(tp, 0x06, 0x0102);
++ mdio_write(tp, 0x06, 0x825b);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x77e0);
++ mdio_write(tp, 0x06, 0xf860);
++ mdio_write(tp, 0x06, 0xe1f8);
++ mdio_write(tp, 0x06, 0x6158);
++ mdio_write(tp, 0x06, 0xfde4);
++ mdio_write(tp, 0x06, 0xf860);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x61fc);
++ mdio_write(tp, 0x06, 0x04f9);
++ mdio_write(tp, 0x06, 0xfafb);
++ mdio_write(tp, 0x06, 0xc6bf);
++ mdio_write(tp, 0x06, 0xf840);
++ mdio_write(tp, 0x06, 0xbe83);
++ mdio_write(tp, 0x06, 0x50a0);
++ mdio_write(tp, 0x06, 0x0101);
++ mdio_write(tp, 0x06, 0x071b);
++ mdio_write(tp, 0x06, 0x89cf);
++ mdio_write(tp, 0x06, 0xd208);
++ mdio_write(tp, 0x06, 0xebdb);
++ mdio_write(tp, 0x06, 0x19b2);
++ mdio_write(tp, 0x06, 0xfbff);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe0f8);
++ mdio_write(tp, 0x06, 0x48e1);
++ mdio_write(tp, 0x06, 0xf849);
++ mdio_write(tp, 0x06, 0x6808);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x48e5);
++ mdio_write(tp, 0x06, 0xf849);
++ mdio_write(tp, 0x06, 0x58f7);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x48e5);
++ mdio_write(tp, 0x06, 0xf849);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0x4d20);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x4e22);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x4ddf);
++ mdio_write(tp, 0x06, 0xff01);
++ mdio_write(tp, 0x06, 0x4edd);
++ mdio_write(tp, 0x06, 0xff01);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xfbef);
++ mdio_write(tp, 0x06, 0x79bf);
++ mdio_write(tp, 0x06, 0xf822);
++ mdio_write(tp, 0x06, 0xd819);
++ mdio_write(tp, 0x06, 0xd958);
++ mdio_write(tp, 0x06, 0x849f);
++ mdio_write(tp, 0x06, 0x09bf);
++ mdio_write(tp, 0x06, 0x82be);
++ mdio_write(tp, 0x06, 0xd682);
++ mdio_write(tp, 0x06, 0xc602);
++ mdio_write(tp, 0x06, 0x014f);
++ mdio_write(tp, 0x06, 0xef97);
++ mdio_write(tp, 0x06, 0xfffe);
++ mdio_write(tp, 0x06, 0xfc05);
++ mdio_write(tp, 0x06, 0x17ff);
++ mdio_write(tp, 0x06, 0xfe01);
++ mdio_write(tp, 0x06, 0x1700);
++ mdio_write(tp, 0x06, 0x0102);
++ mdio_write(tp, 0x05, 0x83d8);
++ mdio_write(tp, 0x06, 0x8051);
++ mdio_write(tp, 0x05, 0x83d6);
++ mdio_write(tp, 0x06, 0x82a0);
++ mdio_write(tp, 0x05, 0x83d4);
++ mdio_write(tp, 0x06, 0x8000);
++ mdio_write(tp, 0x02, 0x2010);
++ mdio_write(tp, 0x03, 0xdc00);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x0b, 0x0600);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x00fc);
++ mdio_write(tp, 0x1f, 0x0000);
++ }
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x0D, 0xF880);
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_10) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x06, 0x4064);
++ mdio_write(tp, 0x07, 0x2863);
++ mdio_write(tp, 0x08, 0x059C);
++ mdio_write(tp, 0x09, 0x26B4);
++ mdio_write(tp, 0x0A, 0x6A19);
++ mdio_write(tp, 0x0B, 0xDCC8);
++ mdio_write(tp, 0x10, 0xF06D);
++ mdio_write(tp, 0x14, 0x7F68);
++ mdio_write(tp, 0x18, 0x7FD9);
++ mdio_write(tp, 0x1C, 0xF0FF);
++ mdio_write(tp, 0x1D, 0x3D9C);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x12, 0xF49F);
++ mdio_write(tp, 0x13, 0x070B);
++ mdio_write(tp, 0x1A, 0x05AD);
++ mdio_write(tp, 0x14, 0x94C0);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x06, 0x5561);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8332);
++ mdio_write(tp, 0x06, 0x5561);
++
++ if (rtl8168_efuse_read(tp, 0x01) == 0xb1) {
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x05, 0x669A);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8330);
++ mdio_write(tp, 0x06, 0x669A);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x0D);
++ if ((gphy_val & 0x00FF) != 0x006C) {
++ gphy_val &= 0xFF00;
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x0D, gphy_val | 0x0065);
++ mdio_write(tp, 0x0D, gphy_val | 0x0066);
++ mdio_write(tp, 0x0D, gphy_val | 0x0067);
++ mdio_write(tp, 0x0D, gphy_val | 0x0068);
++ mdio_write(tp, 0x0D, gphy_val | 0x0069);
++ mdio_write(tp, 0x0D, gphy_val | 0x006A);
++ mdio_write(tp, 0x0D, gphy_val | 0x006B);
++ mdio_write(tp, 0x0D, gphy_val | 0x006C);
++ }
++ } else {
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x05, 0x2642);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8330);
++ mdio_write(tp, 0x06, 0x2642);
++ }
++
++ if (rtl8168_efuse_read(tp, 0x30) == 0x98) {
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x11, mdio_read(tp, 0x11) & ~BIT_1);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x01, mdio_read(tp, 0x01) | BIT_9);
++ } else if (rtl8168_efuse_read(tp, 0x30) == 0x90) {
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x01, mdio_read(tp, 0x01) & ~BIT_9);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x16, 0x5101);
++ }
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x02);
++ gphy_val &= ~BIT_10;
++ gphy_val &= ~BIT_9;
++ gphy_val |= BIT_8;
++ mdio_write(tp, 0x02, gphy_val);
++ gphy_val = mdio_read(tp, 0x03);
++ gphy_val &= ~BIT_15;
++ gphy_val &= ~BIT_14;
++ gphy_val &= ~BIT_13;
++ mdio_write(tp, 0x03, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x0F);
++ gphy_val |= BIT_4;
++ gphy_val |= BIT_2;
++ gphy_val |= BIT_1;
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x0F, gphy_val);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x001B);
++ if (mdio_read(tp, 0x06) == 0xB300) {
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfaee);
++ mdio_write(tp, 0x06, 0xf8ea);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0xf8eb);
++ mdio_write(tp, 0x06, 0x00e2);
++ mdio_write(tp, 0x06, 0xf87c);
++ mdio_write(tp, 0x06, 0xe3f8);
++ mdio_write(tp, 0x06, 0x7da5);
++ mdio_write(tp, 0x06, 0x1111);
++ mdio_write(tp, 0x06, 0x12d2);
++ mdio_write(tp, 0x06, 0x40d6);
++ mdio_write(tp, 0x06, 0x4444);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0xc6d2);
++ mdio_write(tp, 0x06, 0xa0d6);
++ mdio_write(tp, 0x06, 0xaaaa);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0xc6ae);
++ mdio_write(tp, 0x06, 0x0fa5);
++ mdio_write(tp, 0x06, 0x4444);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x4da5);
++ mdio_write(tp, 0x06, 0xaaaa);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x47af);
++ mdio_write(tp, 0x06, 0x81c2);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4e00);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4d0f);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4c0f);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4f00);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x5100);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4aff);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4bff);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x30e1);
++ mdio_write(tp, 0x06, 0x8331);
++ mdio_write(tp, 0x06, 0x58fe);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x8ae5);
++ mdio_write(tp, 0x06, 0xf88b);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x32e1);
++ mdio_write(tp, 0x06, 0x8333);
++ mdio_write(tp, 0x06, 0x590f);
++ mdio_write(tp, 0x06, 0xe283);
++ mdio_write(tp, 0x06, 0x4d0c);
++ mdio_write(tp, 0x06, 0x245a);
++ mdio_write(tp, 0x06, 0xf01e);
++ mdio_write(tp, 0x06, 0x12e4);
++ mdio_write(tp, 0x06, 0xf88c);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x8daf);
++ mdio_write(tp, 0x06, 0x81c2);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4f10);
++ mdio_write(tp, 0x06, 0xe483);
++ mdio_write(tp, 0x06, 0x4fe0);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x7800);
++ mdio_write(tp, 0x06, 0x9f0a);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4fa0);
++ mdio_write(tp, 0x06, 0x10a5);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4e01);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4e78);
++ mdio_write(tp, 0x06, 0x059e);
++ mdio_write(tp, 0x06, 0x9ae0);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x7804);
++ mdio_write(tp, 0x06, 0x9e10);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4e78);
++ mdio_write(tp, 0x06, 0x039e);
++ mdio_write(tp, 0x06, 0x0fe0);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x7801);
++ mdio_write(tp, 0x06, 0x9e05);
++ mdio_write(tp, 0x06, 0xae0c);
++ mdio_write(tp, 0x06, 0xaf81);
++ mdio_write(tp, 0x06, 0xa7af);
++ mdio_write(tp, 0x06, 0x8152);
++ mdio_write(tp, 0x06, 0xaf81);
++ mdio_write(tp, 0x06, 0x8baf);
++ mdio_write(tp, 0x06, 0x81c2);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4800);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4900);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x5110);
++ mdio_write(tp, 0x06, 0xe483);
++ mdio_write(tp, 0x06, 0x5158);
++ mdio_write(tp, 0x06, 0x019f);
++ mdio_write(tp, 0x06, 0xead0);
++ mdio_write(tp, 0x06, 0x00d1);
++ mdio_write(tp, 0x06, 0x801f);
++ mdio_write(tp, 0x06, 0x66e2);
++ mdio_write(tp, 0x06, 0xf8ea);
++ mdio_write(tp, 0x06, 0xe3f8);
++ mdio_write(tp, 0x06, 0xeb5a);
++ mdio_write(tp, 0x06, 0xf81e);
++ mdio_write(tp, 0x06, 0x20e6);
++ mdio_write(tp, 0x06, 0xf8ea);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0xebd3);
++ mdio_write(tp, 0x06, 0x02b3);
++ mdio_write(tp, 0x06, 0xfee2);
++ mdio_write(tp, 0x06, 0xf87c);
++ mdio_write(tp, 0x06, 0xef32);
++ mdio_write(tp, 0x06, 0x5b80);
++ mdio_write(tp, 0x06, 0xe3f8);
++ mdio_write(tp, 0x06, 0x7d9e);
++ mdio_write(tp, 0x06, 0x037d);
++ mdio_write(tp, 0x06, 0xffff);
++ mdio_write(tp, 0x06, 0x0d58);
++ mdio_write(tp, 0x06, 0x1c55);
++ mdio_write(tp, 0x06, 0x1a65);
++ mdio_write(tp, 0x06, 0x11a1);
++ mdio_write(tp, 0x06, 0x90d3);
++ mdio_write(tp, 0x06, 0xe283);
++ mdio_write(tp, 0x06, 0x48e3);
++ mdio_write(tp, 0x06, 0x8349);
++ mdio_write(tp, 0x06, 0x1b56);
++ mdio_write(tp, 0x06, 0xab08);
++ mdio_write(tp, 0x06, 0xef56);
++ mdio_write(tp, 0x06, 0xe683);
++ mdio_write(tp, 0x06, 0x48e7);
++ mdio_write(tp, 0x06, 0x8349);
++ mdio_write(tp, 0x06, 0x10d1);
++ mdio_write(tp, 0x06, 0x801f);
++ mdio_write(tp, 0x06, 0x66a0);
++ mdio_write(tp, 0x06, 0x04b9);
++ mdio_write(tp, 0x06, 0xe283);
++ mdio_write(tp, 0x06, 0x48e3);
++ mdio_write(tp, 0x06, 0x8349);
++ mdio_write(tp, 0x06, 0xef65);
++ mdio_write(tp, 0x06, 0xe283);
++ mdio_write(tp, 0x06, 0x4ae3);
++ mdio_write(tp, 0x06, 0x834b);
++ mdio_write(tp, 0x06, 0x1b56);
++ mdio_write(tp, 0x06, 0xaa0e);
++ mdio_write(tp, 0x06, 0xef56);
++ mdio_write(tp, 0x06, 0xe683);
++ mdio_write(tp, 0x06, 0x4ae7);
++ mdio_write(tp, 0x06, 0x834b);
++ mdio_write(tp, 0x06, 0xe283);
++ mdio_write(tp, 0x06, 0x4de6);
++ mdio_write(tp, 0x06, 0x834c);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4da0);
++ mdio_write(tp, 0x06, 0x000c);
++ mdio_write(tp, 0x06, 0xaf81);
++ mdio_write(tp, 0x06, 0x8be0);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0x10e4);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0xae04);
++ mdio_write(tp, 0x06, 0x80e4);
++ mdio_write(tp, 0x06, 0x834d);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x4e78);
++ mdio_write(tp, 0x06, 0x039e);
++ mdio_write(tp, 0x06, 0x0be0);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x7804);
++ mdio_write(tp, 0x06, 0x9e04);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4e02);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0x32e1);
++ mdio_write(tp, 0x06, 0x8333);
++ mdio_write(tp, 0x06, 0x590f);
++ mdio_write(tp, 0x06, 0xe283);
++ mdio_write(tp, 0x06, 0x4d0c);
++ mdio_write(tp, 0x06, 0x245a);
++ mdio_write(tp, 0x06, 0xf01e);
++ mdio_write(tp, 0x06, 0x12e4);
++ mdio_write(tp, 0x06, 0xf88c);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x8de0);
++ mdio_write(tp, 0x06, 0x8330);
++ mdio_write(tp, 0x06, 0xe183);
++ mdio_write(tp, 0x06, 0x3168);
++ mdio_write(tp, 0x06, 0x01e4);
++ mdio_write(tp, 0x06, 0xf88a);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x8bae);
++ mdio_write(tp, 0x06, 0x37ee);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x03e0);
++ mdio_write(tp, 0x06, 0x834c);
++ mdio_write(tp, 0x06, 0xe183);
++ mdio_write(tp, 0x06, 0x4d1b);
++ mdio_write(tp, 0x06, 0x019e);
++ mdio_write(tp, 0x06, 0x04aa);
++ mdio_write(tp, 0x06, 0xa1ae);
++ mdio_write(tp, 0x06, 0xa8ee);
++ mdio_write(tp, 0x06, 0x834e);
++ mdio_write(tp, 0x06, 0x04ee);
++ mdio_write(tp, 0x06, 0x834f);
++ mdio_write(tp, 0x06, 0x00ae);
++ mdio_write(tp, 0x06, 0xabe0);
++ mdio_write(tp, 0x06, 0x834f);
++ mdio_write(tp, 0x06, 0x7803);
++ mdio_write(tp, 0x06, 0x9f14);
++ mdio_write(tp, 0x06, 0xee83);
++ mdio_write(tp, 0x06, 0x4e05);
++ mdio_write(tp, 0x06, 0xd240);
++ mdio_write(tp, 0x06, 0xd655);
++ mdio_write(tp, 0x06, 0x5402);
++ mdio_write(tp, 0x06, 0x81c6);
++ mdio_write(tp, 0x06, 0xd2a0);
++ mdio_write(tp, 0x06, 0xd6ba);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x81c6);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc05);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0xf860);
++ mdio_write(tp, 0x06, 0xe1f8);
++ mdio_write(tp, 0x06, 0x6168);
++ mdio_write(tp, 0x06, 0x02e4);
++ mdio_write(tp, 0x06, 0xf860);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x61e0);
++ mdio_write(tp, 0x06, 0xf848);
++ mdio_write(tp, 0x06, 0xe1f8);
++ mdio_write(tp, 0x06, 0x4958);
++ mdio_write(tp, 0x06, 0x0f1e);
++ mdio_write(tp, 0x06, 0x02e4);
++ mdio_write(tp, 0x06, 0xf848);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x49d0);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x820a);
++ mdio_write(tp, 0x06, 0xbf83);
++ mdio_write(tp, 0x06, 0x50ef);
++ mdio_write(tp, 0x06, 0x46dc);
++ mdio_write(tp, 0x06, 0x19dd);
++ mdio_write(tp, 0x06, 0xd001);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x0a02);
++ mdio_write(tp, 0x06, 0x8226);
++ mdio_write(tp, 0x06, 0xe0f8);
++ mdio_write(tp, 0x06, 0x60e1);
++ mdio_write(tp, 0x06, 0xf861);
++ mdio_write(tp, 0x06, 0x58fd);
++ mdio_write(tp, 0x06, 0xe4f8);
++ mdio_write(tp, 0x06, 0x60e5);
++ mdio_write(tp, 0x06, 0xf861);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xfbc6);
++ mdio_write(tp, 0x06, 0xbff8);
++ mdio_write(tp, 0x06, 0x40be);
++ mdio_write(tp, 0x06, 0x8350);
++ mdio_write(tp, 0x06, 0xa001);
++ mdio_write(tp, 0x06, 0x0107);
++ mdio_write(tp, 0x06, 0x1b89);
++ mdio_write(tp, 0x06, 0xcfd2);
++ mdio_write(tp, 0x06, 0x08eb);
++ mdio_write(tp, 0x06, 0xdb19);
++ mdio_write(tp, 0x06, 0xb2fb);
++ mdio_write(tp, 0x06, 0xfffe);
++ mdio_write(tp, 0x06, 0xfd04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0xf848);
++ mdio_write(tp, 0x06, 0xe1f8);
++ mdio_write(tp, 0x06, 0x4968);
++ mdio_write(tp, 0x06, 0x08e4);
++ mdio_write(tp, 0x06, 0xf848);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x4958);
++ mdio_write(tp, 0x06, 0xf7e4);
++ mdio_write(tp, 0x06, 0xf848);
++ mdio_write(tp, 0x06, 0xe5f8);
++ mdio_write(tp, 0x06, 0x49fc);
++ mdio_write(tp, 0x06, 0x044d);
++ mdio_write(tp, 0x06, 0x2000);
++ mdio_write(tp, 0x06, 0x024e);
++ mdio_write(tp, 0x06, 0x2200);
++ mdio_write(tp, 0x06, 0x024d);
++ mdio_write(tp, 0x06, 0xdfff);
++ mdio_write(tp, 0x06, 0x014e);
++ mdio_write(tp, 0x06, 0xddff);
++ mdio_write(tp, 0x06, 0x01f8);
++ mdio_write(tp, 0x06, 0xfafb);
++ mdio_write(tp, 0x06, 0xef79);
++ mdio_write(tp, 0x06, 0xbff8);
++ mdio_write(tp, 0x06, 0x22d8);
++ mdio_write(tp, 0x06, 0x19d9);
++ mdio_write(tp, 0x06, 0x5884);
++ mdio_write(tp, 0x06, 0x9f09);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0x6dd6);
++ mdio_write(tp, 0x06, 0x8275);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x4fef);
++ mdio_write(tp, 0x06, 0x97ff);
++ mdio_write(tp, 0x06, 0xfefc);
++ mdio_write(tp, 0x06, 0x0517);
++ mdio_write(tp, 0x06, 0xfffe);
++ mdio_write(tp, 0x06, 0x0117);
++ mdio_write(tp, 0x06, 0x0001);
++ mdio_write(tp, 0x06, 0x0200);
++ mdio_write(tp, 0x05, 0x83d8);
++ mdio_write(tp, 0x06, 0x8000);
++ mdio_write(tp, 0x05, 0x83d6);
++ mdio_write(tp, 0x06, 0x824f);
++ mdio_write(tp, 0x02, 0x2010);
++ mdio_write(tp, 0x03, 0xdc00);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x0b, 0x0600);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x00fc);
++ mdio_write(tp, 0x1f, 0x0000);
++ }
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x0D, 0xF880);
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_11) {
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x10, 0x0008);
++ mdio_write(tp, 0x0D, 0x006C);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x0B, 0xA4D8);
++ mdio_write(tp, 0x09, 0x281C);
++ mdio_write(tp, 0x07, 0x2883);
++ mdio_write(tp, 0x0A, 0x6B35);
++ mdio_write(tp, 0x1D, 0x3DA4);
++ mdio_write(tp, 0x1C, 0xEFFD);
++ mdio_write(tp, 0x14, 0x7F52);
++ mdio_write(tp, 0x18, 0x7FC6);
++ mdio_write(tp, 0x08, 0x0601);
++ mdio_write(tp, 0x06, 0x4063);
++ mdio_write(tp, 0x10, 0xF074);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x13, 0x0789);
++ mdio_write(tp, 0x12, 0xF4BD);
++ mdio_write(tp, 0x1A, 0x04FD);
++ mdio_write(tp, 0x14, 0x84B0);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x01, 0x0340);
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x04, 0x4000);
++ mdio_write(tp, 0x03, 0x1D21);
++ mdio_write(tp, 0x02, 0x0C32);
++ mdio_write(tp, 0x01, 0x0200);
++ mdio_write(tp, 0x00, 0x5554);
++ mdio_write(tp, 0x04, 0x4800);
++ mdio_write(tp, 0x04, 0x4000);
++ mdio_write(tp, 0x04, 0xF000);
++ mdio_write(tp, 0x03, 0xDF01);
++ mdio_write(tp, 0x02, 0xDF20);
++ mdio_write(tp, 0x01, 0x101A);
++ mdio_write(tp, 0x00, 0xA0FF);
++ mdio_write(tp, 0x04, 0xF800);
++ mdio_write(tp, 0x04, 0xF000);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0023);
++ mdio_write(tp, 0x16, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ gphy_val = mdio_read(tp, 0x0D);
++ gphy_val |= BIT_5;
++ mdio_write(tp, 0x0D, gphy_val);
++ } else if (tp->mcfg == CFG_METHOD_12 || tp->mcfg == CFG_METHOD_13) {
++ // TO DO:
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x17, 0x0CC0);
++
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x002D);
++ mdio_write(tp, 0x18, 0x0040);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ gphy_val = mdio_read(tp, 0x0D);
++ gphy_val |= BIT_5;
++ mdio_write(tp, 0x0D, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x0C);
++ gphy_val |= BIT_10;
++ mdio_write(tp, 0x0C, gphy_val);
++ } else if (tp->mcfg == CFG_METHOD_14 || tp->mcfg == CFG_METHOD_15) {
++ struct pci_dev *pdev = tp->pci_dev;
++
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ RTL_W8(0xF3, RTL_R8(0xF3) | BIT_2);
++
++ if (tp->mcfg == CFG_METHOD_14) {
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x17, 0x0117);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1E, 0x002C);
++ mdio_write(tp, 0x1B, 0x5000);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x16, 0x4104);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x1E);
++ gphy_val &= 0x03FF;
++ if (gphy_val == 0x000C)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x07);
++ if ((gphy_val & BIT_5) == 0)
++ break;
++ }
++ gphy_val = mdio_read(tp, 0x07);
++ if (gphy_val & BIT_5) {
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x00a1);
++ mdio_write(tp, 0x17, 0x1000);
++ mdio_write(tp, 0x17, 0x0000);
++ mdio_write(tp, 0x17, 0x2000);
++ mdio_write(tp, 0x1e, 0x002f);
++ mdio_write(tp, 0x18, 0x9bfb);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x07, 0x0000);
++ mdio_write(tp, 0x1f, 0x0000);
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ gphy_val = mdio_read(tp, 0x00);
++ gphy_val &= ~(BIT_7);
++ mdio_write(tp, 0x00, gphy_val);
++ mdio_write(tp, 0x1f, 0x0002);
++ gphy_val = mdio_read(tp, 0x08);
++ gphy_val &= ~(BIT_7);
++ mdio_write(tp, 0x08, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0307);
++ mdio_write(tp, 0x15, 0x000e);
++ mdio_write(tp, 0x19, 0x000a);
++ mdio_write(tp, 0x15, 0x0010);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x0018);
++ mdio_write(tp, 0x19, 0x4801);
++ mdio_write(tp, 0x15, 0x0019);
++ mdio_write(tp, 0x19, 0x6801);
++ mdio_write(tp, 0x15, 0x001a);
++ mdio_write(tp, 0x19, 0x66a1);
++ mdio_write(tp, 0x15, 0x001f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0020);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0021);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0022);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0023);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0024);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0025);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x0026);
++ mdio_write(tp, 0x19, 0x40ea);
++ mdio_write(tp, 0x15, 0x0027);
++ mdio_write(tp, 0x19, 0x4503);
++ mdio_write(tp, 0x15, 0x0028);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x0029);
++ mdio_write(tp, 0x19, 0xa631);
++ mdio_write(tp, 0x15, 0x002a);
++ mdio_write(tp, 0x19, 0x9717);
++ mdio_write(tp, 0x15, 0x002b);
++ mdio_write(tp, 0x19, 0x302c);
++ mdio_write(tp, 0x15, 0x002c);
++ mdio_write(tp, 0x19, 0x4802);
++ mdio_write(tp, 0x15, 0x002d);
++ mdio_write(tp, 0x19, 0x58da);
++ mdio_write(tp, 0x15, 0x002e);
++ mdio_write(tp, 0x19, 0x400d);
++ mdio_write(tp, 0x15, 0x002f);
++ mdio_write(tp, 0x19, 0x4488);
++ mdio_write(tp, 0x15, 0x0030);
++ mdio_write(tp, 0x19, 0x9e00);
++ mdio_write(tp, 0x15, 0x0031);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x0032);
++ mdio_write(tp, 0x19, 0x6481);
++ mdio_write(tp, 0x15, 0x0033);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0034);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0035);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0036);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0037);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0038);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0039);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x003a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x003b);
++ mdio_write(tp, 0x19, 0x63e8);
++ mdio_write(tp, 0x15, 0x003c);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x003d);
++ mdio_write(tp, 0x19, 0x59d4);
++ mdio_write(tp, 0x15, 0x003e);
++ mdio_write(tp, 0x19, 0x63f8);
++ mdio_write(tp, 0x15, 0x0040);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x0041);
++ mdio_write(tp, 0x19, 0x30de);
++ mdio_write(tp, 0x15, 0x0044);
++ mdio_write(tp, 0x19, 0x480f);
++ mdio_write(tp, 0x15, 0x0045);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x0046);
++ mdio_write(tp, 0x19, 0x6680);
++ mdio_write(tp, 0x15, 0x0047);
++ mdio_write(tp, 0x19, 0x7c10);
++ mdio_write(tp, 0x15, 0x0048);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x0049);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004b);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004d);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004f);
++ mdio_write(tp, 0x19, 0x40ea);
++ mdio_write(tp, 0x15, 0x0050);
++ mdio_write(tp, 0x19, 0x4503);
++ mdio_write(tp, 0x15, 0x0051);
++ mdio_write(tp, 0x19, 0x58ca);
++ mdio_write(tp, 0x15, 0x0052);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x0053);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x0054);
++ mdio_write(tp, 0x19, 0x66a0);
++ mdio_write(tp, 0x15, 0x0055);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x0056);
++ mdio_write(tp, 0x19, 0x3000);
++ mdio_write(tp, 0x15, 0x006E);
++ mdio_write(tp, 0x19, 0x9afa);
++ mdio_write(tp, 0x15, 0x00a1);
++ mdio_write(tp, 0x19, 0x3044);
++ mdio_write(tp, 0x15, 0x00ab);
++ mdio_write(tp, 0x19, 0x5820);
++ mdio_write(tp, 0x15, 0x00ac);
++ mdio_write(tp, 0x19, 0x5e04);
++ mdio_write(tp, 0x15, 0x00ad);
++ mdio_write(tp, 0x19, 0xb60c);
++ mdio_write(tp, 0x15, 0x00af);
++ mdio_write(tp, 0x19, 0x000a);
++ mdio_write(tp, 0x15, 0x00b2);
++ mdio_write(tp, 0x19, 0x30b9);
++ mdio_write(tp, 0x15, 0x00b9);
++ mdio_write(tp, 0x19, 0x4408);
++ mdio_write(tp, 0x15, 0x00ba);
++ mdio_write(tp, 0x19, 0x480b);
++ mdio_write(tp, 0x15, 0x00bb);
++ mdio_write(tp, 0x19, 0x5e00);
++ mdio_write(tp, 0x15, 0x00bc);
++ mdio_write(tp, 0x19, 0x405f);
++ mdio_write(tp, 0x15, 0x00bd);
++ mdio_write(tp, 0x19, 0x4448);
++ mdio_write(tp, 0x15, 0x00be);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x00bf);
++ mdio_write(tp, 0x19, 0x4468);
++ mdio_write(tp, 0x15, 0x00c0);
++ mdio_write(tp, 0x19, 0x9c02);
++ mdio_write(tp, 0x15, 0x00c1);
++ mdio_write(tp, 0x19, 0x58a0);
++ mdio_write(tp, 0x15, 0x00c2);
++ mdio_write(tp, 0x19, 0xb605);
++ mdio_write(tp, 0x15, 0x00c3);
++ mdio_write(tp, 0x19, 0xc0d3);
++ mdio_write(tp, 0x15, 0x00c4);
++ mdio_write(tp, 0x19, 0x00e6);
++ mdio_write(tp, 0x15, 0x00c5);
++ mdio_write(tp, 0x19, 0xdaec);
++ mdio_write(tp, 0x15, 0x00c6);
++ mdio_write(tp, 0x19, 0x00fa);
++ mdio_write(tp, 0x15, 0x00c7);
++ mdio_write(tp, 0x19, 0x9df9);
++ mdio_write(tp, 0x15, 0x00c8);
++ mdio_write(tp, 0x19, 0x307a);
++ mdio_write(tp, 0x15, 0x0112);
++ mdio_write(tp, 0x19, 0x6421);
++ mdio_write(tp, 0x15, 0x0113);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0114);
++ mdio_write(tp, 0x19, 0x63f0);
++ mdio_write(tp, 0x15, 0x0115);
++ mdio_write(tp, 0x19, 0x4003);
++ mdio_write(tp, 0x15, 0x0116);
++ mdio_write(tp, 0x19, 0x4418);
++ mdio_write(tp, 0x15, 0x0117);
++ mdio_write(tp, 0x19, 0x9b00);
++ mdio_write(tp, 0x15, 0x0118);
++ mdio_write(tp, 0x19, 0x6461);
++ mdio_write(tp, 0x15, 0x0119);
++ mdio_write(tp, 0x19, 0x64e1);
++ mdio_write(tp, 0x15, 0x011a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0150);
++ mdio_write(tp, 0x19, 0x7c80);
++ mdio_write(tp, 0x15, 0x0151);
++ mdio_write(tp, 0x19, 0x6461);
++ mdio_write(tp, 0x15, 0x0152);
++ mdio_write(tp, 0x19, 0x4003);
++ mdio_write(tp, 0x15, 0x0153);
++ mdio_write(tp, 0x19, 0x4540);
++ mdio_write(tp, 0x15, 0x0154);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x0155);
++ mdio_write(tp, 0x19, 0x9d00);
++ mdio_write(tp, 0x15, 0x0156);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x0157);
++ mdio_write(tp, 0x19, 0x6421);
++ mdio_write(tp, 0x15, 0x0158);
++ mdio_write(tp, 0x19, 0x7c80);
++ mdio_write(tp, 0x15, 0x0159);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x015a);
++ mdio_write(tp, 0x19, 0x30fe);
++ mdio_write(tp, 0x15, 0x021e);
++ mdio_write(tp, 0x19, 0x5410);
++ mdio_write(tp, 0x15, 0x0225);
++ mdio_write(tp, 0x19, 0x5400);
++ mdio_write(tp, 0x15, 0x023D);
++ mdio_write(tp, 0x19, 0x4050);
++ mdio_write(tp, 0x15, 0x0295);
++ mdio_write(tp, 0x19, 0x6c08);
++ mdio_write(tp, 0x15, 0x02bd);
++ mdio_write(tp, 0x19, 0xa523);
++ mdio_write(tp, 0x15, 0x02be);
++ mdio_write(tp, 0x19, 0x32ca);
++ mdio_write(tp, 0x15, 0x02ca);
++ mdio_write(tp, 0x19, 0x48b3);
++ mdio_write(tp, 0x15, 0x02cb);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x02cc);
++ mdio_write(tp, 0x19, 0x4823);
++ mdio_write(tp, 0x15, 0x02cd);
++ mdio_write(tp, 0x19, 0x4510);
++ mdio_write(tp, 0x15, 0x02ce);
++ mdio_write(tp, 0x19, 0xb63a);
++ mdio_write(tp, 0x15, 0x02cf);
++ mdio_write(tp, 0x19, 0x7dc8);
++ mdio_write(tp, 0x15, 0x02d6);
++ mdio_write(tp, 0x19, 0x9bf8);
++ mdio_write(tp, 0x15, 0x02d8);
++ mdio_write(tp, 0x19, 0x85f6);
++ mdio_write(tp, 0x15, 0x02d9);
++ mdio_write(tp, 0x19, 0x32e0);
++ mdio_write(tp, 0x15, 0x02e0);
++ mdio_write(tp, 0x19, 0x4834);
++ mdio_write(tp, 0x15, 0x02e1);
++ mdio_write(tp, 0x19, 0x6c08);
++ mdio_write(tp, 0x15, 0x02e2);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x02e3);
++ mdio_write(tp, 0x19, 0x4824);
++ mdio_write(tp, 0x15, 0x02e4);
++ mdio_write(tp, 0x19, 0x4520);
++ mdio_write(tp, 0x15, 0x02e5);
++ mdio_write(tp, 0x19, 0x4008);
++ mdio_write(tp, 0x15, 0x02e6);
++ mdio_write(tp, 0x19, 0x4560);
++ mdio_write(tp, 0x15, 0x02e7);
++ mdio_write(tp, 0x19, 0x9d04);
++ mdio_write(tp, 0x15, 0x02e8);
++ mdio_write(tp, 0x19, 0x48c4);
++ mdio_write(tp, 0x15, 0x02e9);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02ea);
++ mdio_write(tp, 0x19, 0x4844);
++ mdio_write(tp, 0x15, 0x02eb);
++ mdio_write(tp, 0x19, 0x7dc8);
++ mdio_write(tp, 0x15, 0x02f0);
++ mdio_write(tp, 0x19, 0x9cf7);
++ mdio_write(tp, 0x15, 0x02f1);
++ mdio_write(tp, 0x19, 0xdf94);
++ mdio_write(tp, 0x15, 0x02f2);
++ mdio_write(tp, 0x19, 0x0002);
++ mdio_write(tp, 0x15, 0x02f3);
++ mdio_write(tp, 0x19, 0x6810);
++ mdio_write(tp, 0x15, 0x02f4);
++ mdio_write(tp, 0x19, 0xb614);
++ mdio_write(tp, 0x15, 0x02f5);
++ mdio_write(tp, 0x19, 0xc42b);
++ mdio_write(tp, 0x15, 0x02f6);
++ mdio_write(tp, 0x19, 0x00d4);
++ mdio_write(tp, 0x15, 0x02f7);
++ mdio_write(tp, 0x19, 0xc455);
++ mdio_write(tp, 0x15, 0x02f8);
++ mdio_write(tp, 0x19, 0x0093);
++ mdio_write(tp, 0x15, 0x02f9);
++ mdio_write(tp, 0x19, 0x92ee);
++ mdio_write(tp, 0x15, 0x02fa);
++ mdio_write(tp, 0x19, 0xefed);
++ mdio_write(tp, 0x15, 0x02fb);
++ mdio_write(tp, 0x19, 0x3312);
++ mdio_write(tp, 0x15, 0x0312);
++ mdio_write(tp, 0x19, 0x49b5);
++ mdio_write(tp, 0x15, 0x0313);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x0314);
++ mdio_write(tp, 0x19, 0x4d00);
++ mdio_write(tp, 0x15, 0x0315);
++ mdio_write(tp, 0x19, 0x6810);
++ mdio_write(tp, 0x15, 0x031e);
++ mdio_write(tp, 0x19, 0x404f);
++ mdio_write(tp, 0x15, 0x031f);
++ mdio_write(tp, 0x19, 0x44c8);
++ mdio_write(tp, 0x15, 0x0320);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x0321);
++ mdio_write(tp, 0x19, 0x00e7);
++ mdio_write(tp, 0x15, 0x0322);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0323);
++ mdio_write(tp, 0x19, 0x8203);
++ mdio_write(tp, 0x15, 0x0324);
++ mdio_write(tp, 0x19, 0x4d48);
++ mdio_write(tp, 0x15, 0x0325);
++ mdio_write(tp, 0x19, 0x3327);
++ mdio_write(tp, 0x15, 0x0326);
++ mdio_write(tp, 0x19, 0x4d40);
++ mdio_write(tp, 0x15, 0x0327);
++ mdio_write(tp, 0x19, 0xc8d7);
++ mdio_write(tp, 0x15, 0x0328);
++ mdio_write(tp, 0x19, 0x0003);
++ mdio_write(tp, 0x15, 0x0329);
++ mdio_write(tp, 0x19, 0x7c20);
++ mdio_write(tp, 0x15, 0x032a);
++ mdio_write(tp, 0x19, 0x4c20);
++ mdio_write(tp, 0x15, 0x032b);
++ mdio_write(tp, 0x19, 0xc8ed);
++ mdio_write(tp, 0x15, 0x032c);
++ mdio_write(tp, 0x19, 0x00f4);
++ mdio_write(tp, 0x15, 0x032d);
++ mdio_write(tp, 0x19, 0x82b3);
++ mdio_write(tp, 0x15, 0x032e);
++ mdio_write(tp, 0x19, 0xd11d);
++ mdio_write(tp, 0x15, 0x032f);
++ mdio_write(tp, 0x19, 0x00b1);
++ mdio_write(tp, 0x15, 0x0330);
++ mdio_write(tp, 0x19, 0xde18);
++ mdio_write(tp, 0x15, 0x0331);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x0332);
++ mdio_write(tp, 0x19, 0x91ee);
++ mdio_write(tp, 0x15, 0x0333);
++ mdio_write(tp, 0x19, 0x3339);
++ mdio_write(tp, 0x15, 0x033a);
++ mdio_write(tp, 0x19, 0x4064);
++ mdio_write(tp, 0x15, 0x0340);
++ mdio_write(tp, 0x19, 0x9e06);
++ mdio_write(tp, 0x15, 0x0341);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0342);
++ mdio_write(tp, 0x19, 0x8203);
++ mdio_write(tp, 0x15, 0x0343);
++ mdio_write(tp, 0x19, 0x4d48);
++ mdio_write(tp, 0x15, 0x0344);
++ mdio_write(tp, 0x19, 0x3346);
++ mdio_write(tp, 0x15, 0x0345);
++ mdio_write(tp, 0x19, 0x4d40);
++ mdio_write(tp, 0x15, 0x0346);
++ mdio_write(tp, 0x19, 0xd11d);
++ mdio_write(tp, 0x15, 0x0347);
++ mdio_write(tp, 0x19, 0x0099);
++ mdio_write(tp, 0x15, 0x0348);
++ mdio_write(tp, 0x19, 0xbb17);
++ mdio_write(tp, 0x15, 0x0349);
++ mdio_write(tp, 0x19, 0x8102);
++ mdio_write(tp, 0x15, 0x034a);
++ mdio_write(tp, 0x19, 0x334d);
++ mdio_write(tp, 0x15, 0x034b);
++ mdio_write(tp, 0x19, 0xa22c);
++ mdio_write(tp, 0x15, 0x034c);
++ mdio_write(tp, 0x19, 0x3397);
++ mdio_write(tp, 0x15, 0x034d);
++ mdio_write(tp, 0x19, 0x91f2);
++ mdio_write(tp, 0x15, 0x034e);
++ mdio_write(tp, 0x19, 0xc218);
++ mdio_write(tp, 0x15, 0x034f);
++ mdio_write(tp, 0x19, 0x00f0);
++ mdio_write(tp, 0x15, 0x0350);
++ mdio_write(tp, 0x19, 0x3397);
++ mdio_write(tp, 0x15, 0x0351);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0364);
++ mdio_write(tp, 0x19, 0xbc05);
++ mdio_write(tp, 0x15, 0x0367);
++ mdio_write(tp, 0x19, 0xa1fc);
++ mdio_write(tp, 0x15, 0x0368);
++ mdio_write(tp, 0x19, 0x3377);
++ mdio_write(tp, 0x15, 0x0369);
++ mdio_write(tp, 0x19, 0x328b);
++ mdio_write(tp, 0x15, 0x036a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0377);
++ mdio_write(tp, 0x19, 0x4b97);
++ mdio_write(tp, 0x15, 0x0378);
++ mdio_write(tp, 0x19, 0x6818);
++ mdio_write(tp, 0x15, 0x0379);
++ mdio_write(tp, 0x19, 0x4b07);
++ mdio_write(tp, 0x15, 0x037a);
++ mdio_write(tp, 0x19, 0x40ac);
++ mdio_write(tp, 0x15, 0x037b);
++ mdio_write(tp, 0x19, 0x4445);
++ mdio_write(tp, 0x15, 0x037c);
++ mdio_write(tp, 0x19, 0x404e);
++ mdio_write(tp, 0x15, 0x037d);
++ mdio_write(tp, 0x19, 0x4461);
++ mdio_write(tp, 0x15, 0x037e);
++ mdio_write(tp, 0x19, 0x9c09);
++ mdio_write(tp, 0x15, 0x037f);
++ mdio_write(tp, 0x19, 0x63da);
++ mdio_write(tp, 0x15, 0x0380);
++ mdio_write(tp, 0x19, 0x5440);
++ mdio_write(tp, 0x15, 0x0381);
++ mdio_write(tp, 0x19, 0x4b98);
++ mdio_write(tp, 0x15, 0x0382);
++ mdio_write(tp, 0x19, 0x7c60);
++ mdio_write(tp, 0x15, 0x0383);
++ mdio_write(tp, 0x19, 0x4c00);
++ mdio_write(tp, 0x15, 0x0384);
++ mdio_write(tp, 0x19, 0x4b08);
++ mdio_write(tp, 0x15, 0x0385);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x0386);
++ mdio_write(tp, 0x19, 0x338d);
++ mdio_write(tp, 0x15, 0x0387);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x0388);
++ mdio_write(tp, 0x19, 0x0080);
++ mdio_write(tp, 0x15, 0x0389);
++ mdio_write(tp, 0x19, 0x820c);
++ mdio_write(tp, 0x15, 0x038a);
++ mdio_write(tp, 0x19, 0xa10b);
++ mdio_write(tp, 0x15, 0x038b);
++ mdio_write(tp, 0x19, 0x9df3);
++ mdio_write(tp, 0x15, 0x038c);
++ mdio_write(tp, 0x19, 0x3395);
++ mdio_write(tp, 0x15, 0x038d);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x038e);
++ mdio_write(tp, 0x19, 0x00f9);
++ mdio_write(tp, 0x15, 0x038f);
++ mdio_write(tp, 0x19, 0xc017);
++ mdio_write(tp, 0x15, 0x0390);
++ mdio_write(tp, 0x19, 0x0005);
++ mdio_write(tp, 0x15, 0x0391);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x0392);
++ mdio_write(tp, 0x19, 0xa103);
++ mdio_write(tp, 0x15, 0x0393);
++ mdio_write(tp, 0x19, 0x6c08);
++ mdio_write(tp, 0x15, 0x0394);
++ mdio_write(tp, 0x19, 0x9df9);
++ mdio_write(tp, 0x15, 0x0395);
++ mdio_write(tp, 0x19, 0x6c08);
++ mdio_write(tp, 0x15, 0x0396);
++ mdio_write(tp, 0x19, 0x3397);
++ mdio_write(tp, 0x15, 0x0399);
++ mdio_write(tp, 0x19, 0x6810);
++ mdio_write(tp, 0x15, 0x03a4);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x03a5);
++ mdio_write(tp, 0x19, 0x8203);
++ mdio_write(tp, 0x15, 0x03a6);
++ mdio_write(tp, 0x19, 0x4d08);
++ mdio_write(tp, 0x15, 0x03a7);
++ mdio_write(tp, 0x19, 0x33a9);
++ mdio_write(tp, 0x15, 0x03a8);
++ mdio_write(tp, 0x19, 0x4d00);
++ mdio_write(tp, 0x15, 0x03a9);
++ mdio_write(tp, 0x19, 0x9bfa);
++ mdio_write(tp, 0x15, 0x03aa);
++ mdio_write(tp, 0x19, 0x33b6);
++ mdio_write(tp, 0x15, 0x03bb);
++ mdio_write(tp, 0x19, 0x4056);
++ mdio_write(tp, 0x15, 0x03bc);
++ mdio_write(tp, 0x19, 0x44e9);
++ mdio_write(tp, 0x15, 0x03bd);
++ mdio_write(tp, 0x19, 0x405e);
++ mdio_write(tp, 0x15, 0x03be);
++ mdio_write(tp, 0x19, 0x44f8);
++ mdio_write(tp, 0x15, 0x03bf);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x03c0);
++ mdio_write(tp, 0x19, 0x0037);
++ mdio_write(tp, 0x15, 0x03c1);
++ mdio_write(tp, 0x19, 0xbd37);
++ mdio_write(tp, 0x15, 0x03c2);
++ mdio_write(tp, 0x19, 0x9cfd);
++ mdio_write(tp, 0x15, 0x03c3);
++ mdio_write(tp, 0x19, 0xc639);
++ mdio_write(tp, 0x15, 0x03c4);
++ mdio_write(tp, 0x19, 0x0011);
++ mdio_write(tp, 0x15, 0x03c5);
++ mdio_write(tp, 0x19, 0x9b03);
++ mdio_write(tp, 0x15, 0x03c6);
++ mdio_write(tp, 0x19, 0x7c01);
++ mdio_write(tp, 0x15, 0x03c7);
++ mdio_write(tp, 0x19, 0x4c01);
++ mdio_write(tp, 0x15, 0x03c8);
++ mdio_write(tp, 0x19, 0x9e03);
++ mdio_write(tp, 0x15, 0x03c9);
++ mdio_write(tp, 0x19, 0x7c20);
++ mdio_write(tp, 0x15, 0x03ca);
++ mdio_write(tp, 0x19, 0x4c20);
++ mdio_write(tp, 0x15, 0x03cb);
++ mdio_write(tp, 0x19, 0x9af4);
++ mdio_write(tp, 0x15, 0x03cc);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03cd);
++ mdio_write(tp, 0x19, 0x4c52);
++ mdio_write(tp, 0x15, 0x03ce);
++ mdio_write(tp, 0x19, 0x4470);
++ mdio_write(tp, 0x15, 0x03cf);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03d0);
++ mdio_write(tp, 0x19, 0x4c40);
++ mdio_write(tp, 0x15, 0x03d1);
++ mdio_write(tp, 0x19, 0x33bf);
++ mdio_write(tp, 0x15, 0x03d6);
++ mdio_write(tp, 0x19, 0x4047);
++ mdio_write(tp, 0x15, 0x03d7);
++ mdio_write(tp, 0x19, 0x4469);
++ mdio_write(tp, 0x15, 0x03d8);
++ mdio_write(tp, 0x19, 0x492b);
++ mdio_write(tp, 0x15, 0x03d9);
++ mdio_write(tp, 0x19, 0x4479);
++ mdio_write(tp, 0x15, 0x03da);
++ mdio_write(tp, 0x19, 0x7c09);
++ mdio_write(tp, 0x15, 0x03db);
++ mdio_write(tp, 0x19, 0x8203);
++ mdio_write(tp, 0x15, 0x03dc);
++ mdio_write(tp, 0x19, 0x4d48);
++ mdio_write(tp, 0x15, 0x03dd);
++ mdio_write(tp, 0x19, 0x33df);
++ mdio_write(tp, 0x15, 0x03de);
++ mdio_write(tp, 0x19, 0x4d40);
++ mdio_write(tp, 0x15, 0x03df);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x03e0);
++ mdio_write(tp, 0x19, 0x0017);
++ mdio_write(tp, 0x15, 0x03e1);
++ mdio_write(tp, 0x19, 0xbd17);
++ mdio_write(tp, 0x15, 0x03e2);
++ mdio_write(tp, 0x19, 0x9b03);
++ mdio_write(tp, 0x15, 0x03e3);
++ mdio_write(tp, 0x19, 0x7c20);
++ mdio_write(tp, 0x15, 0x03e4);
++ mdio_write(tp, 0x19, 0x4c20);
++ mdio_write(tp, 0x15, 0x03e5);
++ mdio_write(tp, 0x19, 0x88f5);
++ mdio_write(tp, 0x15, 0x03e6);
++ mdio_write(tp, 0x19, 0xc428);
++ mdio_write(tp, 0x15, 0x03e7);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x03e8);
++ mdio_write(tp, 0x19, 0x9af2);
++ mdio_write(tp, 0x15, 0x03e9);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03ea);
++ mdio_write(tp, 0x19, 0x4c52);
++ mdio_write(tp, 0x15, 0x03eb);
++ mdio_write(tp, 0x19, 0x4470);
++ mdio_write(tp, 0x15, 0x03ec);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03ed);
++ mdio_write(tp, 0x19, 0x4c40);
++ mdio_write(tp, 0x15, 0x03ee);
++ mdio_write(tp, 0x19, 0x33da);
++ mdio_write(tp, 0x15, 0x03ef);
++ mdio_write(tp, 0x19, 0x3312);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0300);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x17, 0x2179);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0040);
++ mdio_write(tp, 0x18, 0x0645);
++ mdio_write(tp, 0x19, 0xe200);
++ mdio_write(tp, 0x18, 0x0655);
++ mdio_write(tp, 0x19, 0x9000);
++ mdio_write(tp, 0x18, 0x0d05);
++ mdio_write(tp, 0x19, 0xbe00);
++ mdio_write(tp, 0x18, 0x0d15);
++ mdio_write(tp, 0x19, 0xd300);
++ mdio_write(tp, 0x18, 0x0d25);
++ mdio_write(tp, 0x19, 0xfe00);
++ mdio_write(tp, 0x18, 0x0d35);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x0d45);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x0d55);
++ mdio_write(tp, 0x19, 0x1000);
++ mdio_write(tp, 0x18, 0x0d65);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x0d75);
++ mdio_write(tp, 0x19, 0x8200);
++ mdio_write(tp, 0x18, 0x0d85);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x0d95);
++ mdio_write(tp, 0x19, 0x7000);
++ mdio_write(tp, 0x18, 0x0da5);
++ mdio_write(tp, 0x19, 0x0f00);
++ mdio_write(tp, 0x18, 0x0db5);
++ mdio_write(tp, 0x19, 0x0100);
++ mdio_write(tp, 0x18, 0x0dc5);
++ mdio_write(tp, 0x19, 0x9b00);
++ mdio_write(tp, 0x18, 0x0dd5);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x0de5);
++ mdio_write(tp, 0x19, 0xe000);
++ mdio_write(tp, 0x18, 0x0df5);
++ mdio_write(tp, 0x19, 0xef00);
++ mdio_write(tp, 0x18, 0x16d5);
++ mdio_write(tp, 0x19, 0xe200);
++ mdio_write(tp, 0x18, 0x16e5);
++ mdio_write(tp, 0x19, 0xab00);
++ mdio_write(tp, 0x18, 0x2904);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x2914);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x2924);
++ mdio_write(tp, 0x19, 0x0100);
++ mdio_write(tp, 0x18, 0x2934);
++ mdio_write(tp, 0x19, 0x2000);
++ mdio_write(tp, 0x18, 0x2944);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2954);
++ mdio_write(tp, 0x19, 0x4600);
++ mdio_write(tp, 0x18, 0x2964);
++ mdio_write(tp, 0x19, 0xfc00);
++ mdio_write(tp, 0x18, 0x2974);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2984);
++ mdio_write(tp, 0x19, 0x5000);
++ mdio_write(tp, 0x18, 0x2994);
++ mdio_write(tp, 0x19, 0x9d00);
++ mdio_write(tp, 0x18, 0x29a4);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x29b4);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x29c4);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x29d4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x29e4);
++ mdio_write(tp, 0x19, 0x2000);
++ mdio_write(tp, 0x18, 0x29f4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2a04);
++ mdio_write(tp, 0x19, 0xe600);
++ mdio_write(tp, 0x18, 0x2a14);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x2a24);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2a34);
++ mdio_write(tp, 0x19, 0x5000);
++ mdio_write(tp, 0x18, 0x2a44);
++ mdio_write(tp, 0x19, 0x8500);
++ mdio_write(tp, 0x18, 0x2a54);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x2a64);
++ mdio_write(tp, 0x19, 0xac00);
++ mdio_write(tp, 0x18, 0x2a74);
++ mdio_write(tp, 0x19, 0x0800);
++ mdio_write(tp, 0x18, 0x2a84);
++ mdio_write(tp, 0x19, 0xfc00);
++ mdio_write(tp, 0x18, 0x2a94);
++ mdio_write(tp, 0x19, 0xe000);
++ mdio_write(tp, 0x18, 0x2aa4);
++ mdio_write(tp, 0x19, 0x7400);
++ mdio_write(tp, 0x18, 0x2ab4);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x2ac4);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x2ad4);
++ mdio_write(tp, 0x19, 0x0100);
++ mdio_write(tp, 0x18, 0x2ae4);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x2af4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2b04);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x18, 0x2b14);
++ mdio_write(tp, 0x19, 0xfc00);
++ mdio_write(tp, 0x18, 0x2b24);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2b34);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x2b44);
++ mdio_write(tp, 0x19, 0x9d00);
++ mdio_write(tp, 0x18, 0x2b54);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x2b64);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x2b74);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x2b84);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2b94);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x2ba4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2bb4);
++ mdio_write(tp, 0x19, 0xfc00);
++ mdio_write(tp, 0x18, 0x2bc4);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x2bd4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2be4);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x2bf4);
++ mdio_write(tp, 0x19, 0x8900);
++ mdio_write(tp, 0x18, 0x2c04);
++ mdio_write(tp, 0x19, 0x8300);
++ mdio_write(tp, 0x18, 0x2c14);
++ mdio_write(tp, 0x19, 0xe000);
++ mdio_write(tp, 0x18, 0x2c24);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x18, 0x2c34);
++ mdio_write(tp, 0x19, 0xac00);
++ mdio_write(tp, 0x18, 0x2c44);
++ mdio_write(tp, 0x19, 0x0800);
++ mdio_write(tp, 0x18, 0x2c54);
++ mdio_write(tp, 0x19, 0xfa00);
++ mdio_write(tp, 0x18, 0x2c64);
++ mdio_write(tp, 0x19, 0xe100);
++ mdio_write(tp, 0x18, 0x2c74);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x18, 0x0001);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x17, 0x2100);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8b88);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0xd480);
++ mdio_write(tp, 0x06, 0xc1e4);
++ mdio_write(tp, 0x06, 0x8b9a);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x9bee);
++ mdio_write(tp, 0x06, 0x8b83);
++ mdio_write(tp, 0x06, 0x41bf);
++ mdio_write(tp, 0x06, 0x8b88);
++ mdio_write(tp, 0x06, 0xec00);
++ mdio_write(tp, 0x06, 0x19a9);
++ mdio_write(tp, 0x06, 0x8b90);
++ mdio_write(tp, 0x06, 0xf9ee);
++ mdio_write(tp, 0x06, 0xfff6);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xffe0);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0xe1e1);
++ mdio_write(tp, 0x06, 0x41f7);
++ mdio_write(tp, 0x06, 0x2ff6);
++ mdio_write(tp, 0x06, 0x28e4);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0xe5e1);
++ mdio_write(tp, 0x06, 0x41f7);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x020c);
++ mdio_write(tp, 0x06, 0x0202);
++ mdio_write(tp, 0x06, 0x1d02);
++ mdio_write(tp, 0x06, 0x0230);
++ mdio_write(tp, 0x06, 0x0202);
++ mdio_write(tp, 0x06, 0x4002);
++ mdio_write(tp, 0x06, 0x028b);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x6c02);
++ mdio_write(tp, 0x06, 0x8085);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x88e1);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8a1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8b);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8c1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8e1e);
++ mdio_write(tp, 0x06, 0x01a0);
++ mdio_write(tp, 0x06, 0x00c7);
++ mdio_write(tp, 0x06, 0xaec3);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x10ee);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x1310);
++ mdio_write(tp, 0x06, 0x021f);
++ mdio_write(tp, 0x06, 0x9d02);
++ mdio_write(tp, 0x06, 0x1f0c);
++ mdio_write(tp, 0x06, 0x0227);
++ mdio_write(tp, 0x06, 0x49fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x200b);
++ mdio_write(tp, 0x06, 0xf620);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x830e);
++ mdio_write(tp, 0x06, 0x021b);
++ mdio_write(tp, 0x06, 0x67ad);
++ mdio_write(tp, 0x06, 0x2211);
++ mdio_write(tp, 0x06, 0xf622);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x2ba5);
++ mdio_write(tp, 0x06, 0x022a);
++ mdio_write(tp, 0x06, 0x2402);
++ mdio_write(tp, 0x06, 0x80c6);
++ mdio_write(tp, 0x06, 0x022a);
++ mdio_write(tp, 0x06, 0xf0ad);
++ mdio_write(tp, 0x06, 0x2511);
++ mdio_write(tp, 0x06, 0xf625);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x8226);
++ mdio_write(tp, 0x06, 0x0204);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x19cc);
++ mdio_write(tp, 0x06, 0x022b);
++ mdio_write(tp, 0x06, 0x5bfc);
++ mdio_write(tp, 0x06, 0x04ee);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x0105);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b83);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x44e0);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x23ad);
++ mdio_write(tp, 0x06, 0x223b);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xbea0);
++ mdio_write(tp, 0x06, 0x0005);
++ mdio_write(tp, 0x06, 0x0228);
++ mdio_write(tp, 0x06, 0xdeae);
++ mdio_write(tp, 0x06, 0x42a0);
++ mdio_write(tp, 0x06, 0x0105);
++ mdio_write(tp, 0x06, 0x0228);
++ mdio_write(tp, 0x06, 0xf1ae);
++ mdio_write(tp, 0x06, 0x3aa0);
++ mdio_write(tp, 0x06, 0x0205);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x25ae);
++ mdio_write(tp, 0x06, 0x32a0);
++ mdio_write(tp, 0x06, 0x0305);
++ mdio_write(tp, 0x06, 0x0229);
++ mdio_write(tp, 0x06, 0x9aae);
++ mdio_write(tp, 0x06, 0x2aa0);
++ mdio_write(tp, 0x06, 0x0405);
++ mdio_write(tp, 0x06, 0x0229);
++ mdio_write(tp, 0x06, 0xaeae);
++ mdio_write(tp, 0x06, 0x22a0);
++ mdio_write(tp, 0x06, 0x0505);
++ mdio_write(tp, 0x06, 0x0229);
++ mdio_write(tp, 0x06, 0xd7ae);
++ mdio_write(tp, 0x06, 0x1aa0);
++ mdio_write(tp, 0x06, 0x0605);
++ mdio_write(tp, 0x06, 0x0229);
++ mdio_write(tp, 0x06, 0xfeae);
++ mdio_write(tp, 0x06, 0x12ee);
++ mdio_write(tp, 0x06, 0x8ac0);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8ac1);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8ac6);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8abe);
++ mdio_write(tp, 0x06, 0x00ae);
++ mdio_write(tp, 0x06, 0x00fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0x022a);
++ mdio_write(tp, 0x06, 0x67e0);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x230d);
++ mdio_write(tp, 0x06, 0x0658);
++ mdio_write(tp, 0x06, 0x03a0);
++ mdio_write(tp, 0x06, 0x0202);
++ mdio_write(tp, 0x06, 0xae2d);
++ mdio_write(tp, 0x06, 0xa001);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x2da0);
++ mdio_write(tp, 0x06, 0x004d);
++ mdio_write(tp, 0x06, 0xe0e2);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0xe201);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x44e0);
++ mdio_write(tp, 0x06, 0x8ac2);
++ mdio_write(tp, 0x06, 0xe48a);
++ mdio_write(tp, 0x06, 0xc4e0);
++ mdio_write(tp, 0x06, 0x8ac3);
++ mdio_write(tp, 0x06, 0xe48a);
++ mdio_write(tp, 0x06, 0xc5ee);
++ mdio_write(tp, 0x06, 0x8abe);
++ mdio_write(tp, 0x06, 0x03e0);
++ mdio_write(tp, 0x06, 0x8b83);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x3aee);
++ mdio_write(tp, 0x06, 0x8abe);
++ mdio_write(tp, 0x06, 0x05ae);
++ mdio_write(tp, 0x06, 0x34e0);
++ mdio_write(tp, 0x06, 0x8ace);
++ mdio_write(tp, 0x06, 0xae03);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xcfe1);
++ mdio_write(tp, 0x06, 0x8ac2);
++ mdio_write(tp, 0x06, 0x4905);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xc4e1);
++ mdio_write(tp, 0x06, 0x8ac3);
++ mdio_write(tp, 0x06, 0x4905);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xc5ee);
++ mdio_write(tp, 0x06, 0x8abe);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0x2ab6);
++ mdio_write(tp, 0x06, 0xac20);
++ mdio_write(tp, 0x06, 0x1202);
++ mdio_write(tp, 0x06, 0x819b);
++ mdio_write(tp, 0x06, 0xac20);
++ mdio_write(tp, 0x06, 0x0cee);
++ mdio_write(tp, 0x06, 0x8ac1);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8ac6);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8abe);
++ mdio_write(tp, 0x06, 0x02fc);
++ mdio_write(tp, 0x06, 0x04d0);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x590f);
++ mdio_write(tp, 0x06, 0x3902);
++ mdio_write(tp, 0x06, 0xaa04);
++ mdio_write(tp, 0x06, 0xd001);
++ mdio_write(tp, 0x06, 0xae02);
++ mdio_write(tp, 0x06, 0xd000);
++ mdio_write(tp, 0x06, 0x04f9);
++ mdio_write(tp, 0x06, 0xfae2);
++ mdio_write(tp, 0x06, 0xe2d2);
++ mdio_write(tp, 0x06, 0xe3e2);
++ mdio_write(tp, 0x06, 0xd3f9);
++ mdio_write(tp, 0x06, 0x5af7);
++ mdio_write(tp, 0x06, 0xe6e2);
++ mdio_write(tp, 0x06, 0xd2e7);
++ mdio_write(tp, 0x06, 0xe2d3);
++ mdio_write(tp, 0x06, 0xe2e0);
++ mdio_write(tp, 0x06, 0x2ce3);
++ mdio_write(tp, 0x06, 0xe02d);
++ mdio_write(tp, 0x06, 0xf95b);
++ mdio_write(tp, 0x06, 0xe01e);
++ mdio_write(tp, 0x06, 0x30e6);
++ mdio_write(tp, 0x06, 0xe02c);
++ mdio_write(tp, 0x06, 0xe7e0);
++ mdio_write(tp, 0x06, 0x2de2);
++ mdio_write(tp, 0x06, 0xe2cc);
++ mdio_write(tp, 0x06, 0xe3e2);
++ mdio_write(tp, 0x06, 0xcdf9);
++ mdio_write(tp, 0x06, 0x5a0f);
++ mdio_write(tp, 0x06, 0x6a50);
++ mdio_write(tp, 0x06, 0xe6e2);
++ mdio_write(tp, 0x06, 0xcce7);
++ mdio_write(tp, 0x06, 0xe2cd);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x3ce1);
++ mdio_write(tp, 0x06, 0xe03d);
++ mdio_write(tp, 0x06, 0xef64);
++ mdio_write(tp, 0x06, 0xfde0);
++ mdio_write(tp, 0x06, 0xe2cc);
++ mdio_write(tp, 0x06, 0xe1e2);
++ mdio_write(tp, 0x06, 0xcd58);
++ mdio_write(tp, 0x06, 0x0f5a);
++ mdio_write(tp, 0x06, 0xf01e);
++ mdio_write(tp, 0x06, 0x02e4);
++ mdio_write(tp, 0x06, 0xe2cc);
++ mdio_write(tp, 0x06, 0xe5e2);
++ mdio_write(tp, 0x06, 0xcdfd);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x2ce1);
++ mdio_write(tp, 0x06, 0xe02d);
++ mdio_write(tp, 0x06, 0x59e0);
++ mdio_write(tp, 0x06, 0x5b1f);
++ mdio_write(tp, 0x06, 0x1e13);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0x2ce5);
++ mdio_write(tp, 0x06, 0xe02d);
++ mdio_write(tp, 0x06, 0xfde0);
++ mdio_write(tp, 0x06, 0xe2d2);
++ mdio_write(tp, 0x06, 0xe1e2);
++ mdio_write(tp, 0x06, 0xd358);
++ mdio_write(tp, 0x06, 0xf75a);
++ mdio_write(tp, 0x06, 0x081e);
++ mdio_write(tp, 0x06, 0x02e4);
++ mdio_write(tp, 0x06, 0xe2d2);
++ mdio_write(tp, 0x06, 0xe5e2);
++ mdio_write(tp, 0x06, 0xd3ef);
++ mdio_write(tp, 0x06, 0x46fe);
++ mdio_write(tp, 0x06, 0xfd04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x2358);
++ mdio_write(tp, 0x06, 0xc4e1);
++ mdio_write(tp, 0x06, 0x8b6e);
++ mdio_write(tp, 0x06, 0x1f10);
++ mdio_write(tp, 0x06, 0x9e58);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x6ead);
++ mdio_write(tp, 0x06, 0x2222);
++ mdio_write(tp, 0x06, 0xac27);
++ mdio_write(tp, 0x06, 0x55ac);
++ mdio_write(tp, 0x06, 0x2602);
++ mdio_write(tp, 0x06, 0xae1a);
++ mdio_write(tp, 0x06, 0xd106);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xba02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd107);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xbd02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd107);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xc002);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xae30);
++ mdio_write(tp, 0x06, 0xd103);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xc302);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xc602);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xca02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd10f);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xba02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xbd02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xc002);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xc302);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd011);
++ mdio_write(tp, 0x06, 0x022b);
++ mdio_write(tp, 0x06, 0xfb59);
++ mdio_write(tp, 0x06, 0x03ef);
++ mdio_write(tp, 0x06, 0x01d1);
++ mdio_write(tp, 0x06, 0x00a0);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0xc602);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xd111);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x020c);
++ mdio_write(tp, 0x06, 0x11ad);
++ mdio_write(tp, 0x06, 0x2102);
++ mdio_write(tp, 0x06, 0x0c12);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xca02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xaec8);
++ mdio_write(tp, 0x06, 0x70e4);
++ mdio_write(tp, 0x06, 0x2602);
++ mdio_write(tp, 0x06, 0x82d1);
++ mdio_write(tp, 0x06, 0x05f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0xe2fe);
++ mdio_write(tp, 0x06, 0xe1e2);
++ mdio_write(tp, 0x06, 0xffad);
++ mdio_write(tp, 0x06, 0x2d1a);
++ mdio_write(tp, 0x06, 0xe0e1);
++ mdio_write(tp, 0x06, 0x4ee1);
++ mdio_write(tp, 0x06, 0xe14f);
++ mdio_write(tp, 0x06, 0xac2d);
++ mdio_write(tp, 0x06, 0x22f6);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x033b);
++ mdio_write(tp, 0x06, 0xf703);
++ mdio_write(tp, 0x06, 0xf706);
++ mdio_write(tp, 0x06, 0xbf84);
++ mdio_write(tp, 0x06, 0x4402);
++ mdio_write(tp, 0x06, 0x2d21);
++ mdio_write(tp, 0x06, 0xae11);
++ mdio_write(tp, 0x06, 0xe0e1);
++ mdio_write(tp, 0x06, 0x4ee1);
++ mdio_write(tp, 0x06, 0xe14f);
++ mdio_write(tp, 0x06, 0xad2d);
++ mdio_write(tp, 0x06, 0x08bf);
++ mdio_write(tp, 0x06, 0x844f);
++ mdio_write(tp, 0x06, 0x022d);
++ mdio_write(tp, 0x06, 0x21f6);
++ mdio_write(tp, 0x06, 0x06ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0x4502);
++ mdio_write(tp, 0x06, 0x83a2);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0xe001);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x1fd1);
++ mdio_write(tp, 0x06, 0x01bf);
++ mdio_write(tp, 0x06, 0x843b);
++ mdio_write(tp, 0x06, 0x022d);
++ mdio_write(tp, 0x06, 0xc1e0);
++ mdio_write(tp, 0x06, 0xe020);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x21ad);
++ mdio_write(tp, 0x06, 0x200e);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf84);
++ mdio_write(tp, 0x06, 0x3b02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xbf3b);
++ mdio_write(tp, 0x06, 0x9602);
++ mdio_write(tp, 0x06, 0x2d21);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x204c);
++ mdio_write(tp, 0x06, 0xd200);
++ mdio_write(tp, 0x06, 0xe0e2);
++ mdio_write(tp, 0x06, 0x0058);
++ mdio_write(tp, 0x06, 0x010c);
++ mdio_write(tp, 0x06, 0x021e);
++ mdio_write(tp, 0x06, 0x20e0);
++ mdio_write(tp, 0x06, 0xe000);
++ mdio_write(tp, 0x06, 0x5810);
++ mdio_write(tp, 0x06, 0x1e20);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x3658);
++ mdio_write(tp, 0x06, 0x031e);
++ mdio_write(tp, 0x06, 0x20e0);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x2358);
++ mdio_write(tp, 0x06, 0xe01e);
++ mdio_write(tp, 0x06, 0x20e0);
++ mdio_write(tp, 0x06, 0x8b64);
++ mdio_write(tp, 0x06, 0x1f02);
++ mdio_write(tp, 0x06, 0x9e22);
++ mdio_write(tp, 0x06, 0xe68b);
++ mdio_write(tp, 0x06, 0x64ad);
++ mdio_write(tp, 0x06, 0x3214);
++ mdio_write(tp, 0x06, 0xad34);
++ mdio_write(tp, 0x06, 0x11ef);
++ mdio_write(tp, 0x06, 0x0258);
++ mdio_write(tp, 0x06, 0x039e);
++ mdio_write(tp, 0x06, 0x07ad);
++ mdio_write(tp, 0x06, 0x3508);
++ mdio_write(tp, 0x06, 0x5ac0);
++ mdio_write(tp, 0x06, 0x9f04);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xae02);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf84);
++ mdio_write(tp, 0x06, 0x3e02);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfbe0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x22e0);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x23e2);
++ mdio_write(tp, 0x06, 0xe036);
++ mdio_write(tp, 0x06, 0xe3e0);
++ mdio_write(tp, 0x06, 0x375a);
++ mdio_write(tp, 0x06, 0xc40d);
++ mdio_write(tp, 0x06, 0x0158);
++ mdio_write(tp, 0x06, 0x021e);
++ mdio_write(tp, 0x06, 0x20e3);
++ mdio_write(tp, 0x06, 0x8ae7);
++ mdio_write(tp, 0x06, 0xac31);
++ mdio_write(tp, 0x06, 0x60ac);
++ mdio_write(tp, 0x06, 0x3a08);
++ mdio_write(tp, 0x06, 0xac3e);
++ mdio_write(tp, 0x06, 0x26ae);
++ mdio_write(tp, 0x06, 0x67af);
++ mdio_write(tp, 0x06, 0x8437);
++ mdio_write(tp, 0x06, 0xad37);
++ mdio_write(tp, 0x06, 0x61e0);
++ mdio_write(tp, 0x06, 0x8ae8);
++ mdio_write(tp, 0x06, 0x10e4);
++ mdio_write(tp, 0x06, 0x8ae8);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0xe91b);
++ mdio_write(tp, 0x06, 0x109e);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x51d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x8441);
++ mdio_write(tp, 0x06, 0x022d);
++ mdio_write(tp, 0x06, 0xc1ee);
++ mdio_write(tp, 0x06, 0x8ae8);
++ mdio_write(tp, 0x06, 0x00ae);
++ mdio_write(tp, 0x06, 0x43ad);
++ mdio_write(tp, 0x06, 0x3627);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xeee1);
++ mdio_write(tp, 0x06, 0x8aef);
++ mdio_write(tp, 0x06, 0xef74);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xeae1);
++ mdio_write(tp, 0x06, 0x8aeb);
++ mdio_write(tp, 0x06, 0x1b74);
++ mdio_write(tp, 0x06, 0x9e2e);
++ mdio_write(tp, 0x06, 0x14e4);
++ mdio_write(tp, 0x06, 0x8aea);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xebef);
++ mdio_write(tp, 0x06, 0x74e0);
++ mdio_write(tp, 0x06, 0x8aee);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0xef1b);
++ mdio_write(tp, 0x06, 0x479e);
++ mdio_write(tp, 0x06, 0x0fae);
++ mdio_write(tp, 0x06, 0x19ee);
++ mdio_write(tp, 0x06, 0x8aea);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8aeb);
++ mdio_write(tp, 0x06, 0x00ae);
++ mdio_write(tp, 0x06, 0x0fac);
++ mdio_write(tp, 0x06, 0x390c);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf84);
++ mdio_write(tp, 0x06, 0x4102);
++ mdio_write(tp, 0x06, 0x2dc1);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xe800);
++ mdio_write(tp, 0x06, 0xe68a);
++ mdio_write(tp, 0x06, 0xe7ff);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x0400);
++ mdio_write(tp, 0x06, 0xe234);
++ mdio_write(tp, 0x06, 0xcce2);
++ mdio_write(tp, 0x06, 0x0088);
++ mdio_write(tp, 0x06, 0xe200);
++ mdio_write(tp, 0x06, 0xa725);
++ mdio_write(tp, 0x06, 0xe50a);
++ mdio_write(tp, 0x06, 0x1de5);
++ mdio_write(tp, 0x06, 0x0a2c);
++ mdio_write(tp, 0x06, 0xe50a);
++ mdio_write(tp, 0x06, 0x6de5);
++ mdio_write(tp, 0x06, 0x0a1d);
++ mdio_write(tp, 0x06, 0xe50a);
++ mdio_write(tp, 0x06, 0x1ce5);
++ mdio_write(tp, 0x06, 0x0a2d);
++ mdio_write(tp, 0x06, 0xa755);
++ mdio_write(tp, 0x05, 0x8b64);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8b94);
++ mdio_write(tp, 0x06, 0x82cd);
++ mdio_write(tp, 0x05, 0x8b85);
++ mdio_write(tp, 0x06, 0x2000);
++ mdio_write(tp, 0x05, 0x8aee);
++ mdio_write(tp, 0x06, 0x03b8);
++ mdio_write(tp, 0x05, 0x8ae8);
++ mdio_write(tp, 0x06, 0x0002);
++ gphy_val = mdio_read(tp, 0x01);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x01, gphy_val);
++ gphy_val = mdio_read(tp, 0x00);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x00, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x00);
++ if (gphy_val & BIT_7)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val &= ~(BIT_0);
++ if ((pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc098) ||
++ (pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc0b1)) {
++ gphy_val &= ~(BIT_2);
++ }
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0028);
++ mdio_write(tp, 0x15, 0x0010);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0041);
++ mdio_write(tp, 0x15, 0x0802);
++ mdio_write(tp, 0x16, 0x2185);
++ mdio_write(tp, 0x1f, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ } else {
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x17, 0x0117);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1E, 0x002C);
++ mdio_write(tp, 0x1B, 0x5000);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x16, 0x4104);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x1E);
++ gphy_val &= 0x03FF;
++ if (gphy_val==0x000C)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x07);
++ if ((gphy_val & BIT_5) == 0)
++ break;
++ }
++ gphy_val = mdio_read(tp, 0x07);
++ if (gphy_val & BIT_5) {
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x00a1);
++ mdio_write(tp, 0x17, 0x1000);
++ mdio_write(tp, 0x17, 0x0000);
++ mdio_write(tp, 0x17, 0x2000);
++ mdio_write(tp, 0x1e, 0x002f);
++ mdio_write(tp, 0x18, 0x9bfb);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x07, 0x0000);
++ mdio_write(tp, 0x1f, 0x0000);
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ gphy_val = mdio_read(tp, 0x00);
++ gphy_val &= ~(BIT_7);
++ mdio_write(tp, 0x00, gphy_val);
++ mdio_write(tp, 0x1f, 0x0002);
++ gphy_val = mdio_read(tp, 0x08);
++ gphy_val &= ~(BIT_7);
++ mdio_write(tp, 0x08, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0307);
++ mdio_write(tp, 0x15, 0x000e);
++ mdio_write(tp, 0x19, 0x000a);
++ mdio_write(tp, 0x15, 0x0010);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x0018);
++ mdio_write(tp, 0x19, 0x4801);
++ mdio_write(tp, 0x15, 0x0019);
++ mdio_write(tp, 0x19, 0x6801);
++ mdio_write(tp, 0x15, 0x001a);
++ mdio_write(tp, 0x19, 0x66a1);
++ mdio_write(tp, 0x15, 0x001f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0020);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0021);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0022);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0023);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0024);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0025);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x0026);
++ mdio_write(tp, 0x19, 0x40ea);
++ mdio_write(tp, 0x15, 0x0027);
++ mdio_write(tp, 0x19, 0x4503);
++ mdio_write(tp, 0x15, 0x0028);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x0029);
++ mdio_write(tp, 0x19, 0xa631);
++ mdio_write(tp, 0x15, 0x002a);
++ mdio_write(tp, 0x19, 0x9717);
++ mdio_write(tp, 0x15, 0x002b);
++ mdio_write(tp, 0x19, 0x302c);
++ mdio_write(tp, 0x15, 0x002c);
++ mdio_write(tp, 0x19, 0x4802);
++ mdio_write(tp, 0x15, 0x002d);
++ mdio_write(tp, 0x19, 0x58da);
++ mdio_write(tp, 0x15, 0x002e);
++ mdio_write(tp, 0x19, 0x400d);
++ mdio_write(tp, 0x15, 0x002f);
++ mdio_write(tp, 0x19, 0x4488);
++ mdio_write(tp, 0x15, 0x0030);
++ mdio_write(tp, 0x19, 0x9e00);
++ mdio_write(tp, 0x15, 0x0031);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x0032);
++ mdio_write(tp, 0x19, 0x6481);
++ mdio_write(tp, 0x15, 0x0033);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0034);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0035);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0036);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0037);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0038);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0039);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x003a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x003b);
++ mdio_write(tp, 0x19, 0x63e8);
++ mdio_write(tp, 0x15, 0x003c);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x003d);
++ mdio_write(tp, 0x19, 0x59d4);
++ mdio_write(tp, 0x15, 0x003e);
++ mdio_write(tp, 0x19, 0x63f8);
++ mdio_write(tp, 0x15, 0x0040);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x0041);
++ mdio_write(tp, 0x19, 0x30de);
++ mdio_write(tp, 0x15, 0x0044);
++ mdio_write(tp, 0x19, 0x480f);
++ mdio_write(tp, 0x15, 0x0045);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x0046);
++ mdio_write(tp, 0x19, 0x6680);
++ mdio_write(tp, 0x15, 0x0047);
++ mdio_write(tp, 0x19, 0x7c10);
++ mdio_write(tp, 0x15, 0x0048);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x0049);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004b);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004d);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004f);
++ mdio_write(tp, 0x19, 0x40ea);
++ mdio_write(tp, 0x15, 0x0050);
++ mdio_write(tp, 0x19, 0x4503);
++ mdio_write(tp, 0x15, 0x0051);
++ mdio_write(tp, 0x19, 0x58ca);
++ mdio_write(tp, 0x15, 0x0052);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x0053);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x0054);
++ mdio_write(tp, 0x19, 0x66a0);
++ mdio_write(tp, 0x15, 0x0055);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x0056);
++ mdio_write(tp, 0x19, 0x3000);
++ mdio_write(tp, 0x15, 0x00a1);
++ mdio_write(tp, 0x19, 0x3044);
++ mdio_write(tp, 0x15, 0x00ab);
++ mdio_write(tp, 0x19, 0x5820);
++ mdio_write(tp, 0x15, 0x00ac);
++ mdio_write(tp, 0x19, 0x5e04);
++ mdio_write(tp, 0x15, 0x00ad);
++ mdio_write(tp, 0x19, 0xb60c);
++ mdio_write(tp, 0x15, 0x00af);
++ mdio_write(tp, 0x19, 0x000a);
++ mdio_write(tp, 0x15, 0x00b2);
++ mdio_write(tp, 0x19, 0x30b9);
++ mdio_write(tp, 0x15, 0x00b9);
++ mdio_write(tp, 0x19, 0x4408);
++ mdio_write(tp, 0x15, 0x00ba);
++ mdio_write(tp, 0x19, 0x480b);
++ mdio_write(tp, 0x15, 0x00bb);
++ mdio_write(tp, 0x19, 0x5e00);
++ mdio_write(tp, 0x15, 0x00bc);
++ mdio_write(tp, 0x19, 0x405f);
++ mdio_write(tp, 0x15, 0x00bd);
++ mdio_write(tp, 0x19, 0x4448);
++ mdio_write(tp, 0x15, 0x00be);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x00bf);
++ mdio_write(tp, 0x19, 0x4468);
++ mdio_write(tp, 0x15, 0x00c0);
++ mdio_write(tp, 0x19, 0x9c02);
++ mdio_write(tp, 0x15, 0x00c1);
++ mdio_write(tp, 0x19, 0x58a0);
++ mdio_write(tp, 0x15, 0x00c2);
++ mdio_write(tp, 0x19, 0xb605);
++ mdio_write(tp, 0x15, 0x00c3);
++ mdio_write(tp, 0x19, 0xc0d3);
++ mdio_write(tp, 0x15, 0x00c4);
++ mdio_write(tp, 0x19, 0x00e6);
++ mdio_write(tp, 0x15, 0x00c5);
++ mdio_write(tp, 0x19, 0xdaec);
++ mdio_write(tp, 0x15, 0x00c6);
++ mdio_write(tp, 0x19, 0x00fa);
++ mdio_write(tp, 0x15, 0x00c7);
++ mdio_write(tp, 0x19, 0x9df9);
++ mdio_write(tp, 0x15, 0x0112);
++ mdio_write(tp, 0x19, 0x6421);
++ mdio_write(tp, 0x15, 0x0113);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0114);
++ mdio_write(tp, 0x19, 0x63f0);
++ mdio_write(tp, 0x15, 0x0115);
++ mdio_write(tp, 0x19, 0x4003);
++ mdio_write(tp, 0x15, 0x0116);
++ mdio_write(tp, 0x19, 0x4418);
++ mdio_write(tp, 0x15, 0x0117);
++ mdio_write(tp, 0x19, 0x9b00);
++ mdio_write(tp, 0x15, 0x0118);
++ mdio_write(tp, 0x19, 0x6461);
++ mdio_write(tp, 0x15, 0x0119);
++ mdio_write(tp, 0x19, 0x64e1);
++ mdio_write(tp, 0x15, 0x011a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0150);
++ mdio_write(tp, 0x19, 0x7c80);
++ mdio_write(tp, 0x15, 0x0151);
++ mdio_write(tp, 0x19, 0x6461);
++ mdio_write(tp, 0x15, 0x0152);
++ mdio_write(tp, 0x19, 0x4003);
++ mdio_write(tp, 0x15, 0x0153);
++ mdio_write(tp, 0x19, 0x4540);
++ mdio_write(tp, 0x15, 0x0154);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x0155);
++ mdio_write(tp, 0x19, 0x9d00);
++ mdio_write(tp, 0x15, 0x0156);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x0157);
++ mdio_write(tp, 0x19, 0x6421);
++ mdio_write(tp, 0x15, 0x0158);
++ mdio_write(tp, 0x19, 0x7c80);
++ mdio_write(tp, 0x15, 0x0159);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x015a);
++ mdio_write(tp, 0x19, 0x30fe);
++ mdio_write(tp, 0x15, 0x02e7);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0329);
++ mdio_write(tp, 0x19, 0x7c00);
++ mdio_write(tp, 0x15, 0x0382);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x03bd);
++ mdio_write(tp, 0x19, 0x405e);
++ mdio_write(tp, 0x15, 0x03c9);
++ mdio_write(tp, 0x19, 0x7c00);
++ mdio_write(tp, 0x15, 0x03e3);
++ mdio_write(tp, 0x19, 0x7c00);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0300);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x48f7);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xa080);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0xf602);
++ mdio_write(tp, 0x06, 0x0200);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x8c02);
++ mdio_write(tp, 0x06, 0x0224);
++ mdio_write(tp, 0x06, 0x0202);
++ mdio_write(tp, 0x06, 0x3402);
++ mdio_write(tp, 0x06, 0x027f);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0xa202);
++ mdio_write(tp, 0x06, 0x80bb);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x88e1);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8a1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8b);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8c1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8e1e);
++ mdio_write(tp, 0x06, 0x01a0);
++ mdio_write(tp, 0x06, 0x00c7);
++ mdio_write(tp, 0x06, 0xaebb);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xe600);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xee03);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xefb8);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xe902);
++ mdio_write(tp, 0x06, 0xee8b);
++ mdio_write(tp, 0x06, 0x8520);
++ mdio_write(tp, 0x06, 0xee8b);
++ mdio_write(tp, 0x06, 0x8701);
++ mdio_write(tp, 0x06, 0xd481);
++ mdio_write(tp, 0x06, 0x31e4);
++ mdio_write(tp, 0x06, 0x8b94);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x95bf);
++ mdio_write(tp, 0x06, 0x8b88);
++ mdio_write(tp, 0x06, 0xec00);
++ mdio_write(tp, 0x06, 0x19a9);
++ mdio_write(tp, 0x06, 0x8b90);
++ mdio_write(tp, 0x06, 0xf9ee);
++ mdio_write(tp, 0x06, 0xfff6);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xffe0);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0xe1e1);
++ mdio_write(tp, 0x06, 0x41f7);
++ mdio_write(tp, 0x06, 0x2ff6);
++ mdio_write(tp, 0x06, 0x28e4);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0xe5e1);
++ mdio_write(tp, 0x06, 0x4104);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x0dee);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x82ed);
++ mdio_write(tp, 0x06, 0x021f);
++ mdio_write(tp, 0x06, 0x4102);
++ mdio_write(tp, 0x06, 0x2812);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x10ee);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x139d);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0xcf02);
++ mdio_write(tp, 0x06, 0x1f99);
++ mdio_write(tp, 0x06, 0x0227);
++ mdio_write(tp, 0x06, 0xeafc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2014);
++ mdio_write(tp, 0x06, 0xf620);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x8100);
++ mdio_write(tp, 0x06, 0x021b);
++ mdio_write(tp, 0x06, 0xf402);
++ mdio_write(tp, 0x06, 0x2c9c);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x7202);
++ mdio_write(tp, 0x06, 0x843c);
++ mdio_write(tp, 0x06, 0xad22);
++ mdio_write(tp, 0x06, 0x11f6);
++ mdio_write(tp, 0x06, 0x22e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x022c);
++ mdio_write(tp, 0x06, 0x4602);
++ mdio_write(tp, 0x06, 0x2ac5);
++ mdio_write(tp, 0x06, 0x0229);
++ mdio_write(tp, 0x06, 0x2002);
++ mdio_write(tp, 0x06, 0x2b91);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x11f6);
++ mdio_write(tp, 0x06, 0x25e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0203);
++ mdio_write(tp, 0x06, 0x5a02);
++ mdio_write(tp, 0x06, 0x043a);
++ mdio_write(tp, 0x06, 0x021a);
++ mdio_write(tp, 0x06, 0x5902);
++ mdio_write(tp, 0x06, 0x2bfc);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0xe001);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x1fd1);
++ mdio_write(tp, 0x06, 0x01bf);
++ mdio_write(tp, 0x06, 0x84eb);
++ mdio_write(tp, 0x06, 0x022f);
++ mdio_write(tp, 0x06, 0x50e0);
++ mdio_write(tp, 0x06, 0xe020);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x21ad);
++ mdio_write(tp, 0x06, 0x200e);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf84);
++ mdio_write(tp, 0x06, 0xeb02);
++ mdio_write(tp, 0x06, 0x2f50);
++ mdio_write(tp, 0x06, 0xbf3d);
++ mdio_write(tp, 0x06, 0x3902);
++ mdio_write(tp, 0x06, 0x2eb0);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefc);
++ mdio_write(tp, 0x06, 0x0402);
++ mdio_write(tp, 0x06, 0x8135);
++ mdio_write(tp, 0x06, 0x05f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0xe2fe);
++ mdio_write(tp, 0x06, 0xe1e2);
++ mdio_write(tp, 0x06, 0xffad);
++ mdio_write(tp, 0x06, 0x2d1a);
++ mdio_write(tp, 0x06, 0xe0e1);
++ mdio_write(tp, 0x06, 0x4ee1);
++ mdio_write(tp, 0x06, 0xe14f);
++ mdio_write(tp, 0x06, 0xac2d);
++ mdio_write(tp, 0x06, 0x22f6);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x0336);
++ mdio_write(tp, 0x06, 0xf703);
++ mdio_write(tp, 0x06, 0xf706);
++ mdio_write(tp, 0x06, 0xbf84);
++ mdio_write(tp, 0x06, 0xd502);
++ mdio_write(tp, 0x06, 0x2eb0);
++ mdio_write(tp, 0x06, 0xae11);
++ mdio_write(tp, 0x06, 0xe0e1);
++ mdio_write(tp, 0x06, 0x4ee1);
++ mdio_write(tp, 0x06, 0xe14f);
++ mdio_write(tp, 0x06, 0xad2d);
++ mdio_write(tp, 0x06, 0x08bf);
++ mdio_write(tp, 0x06, 0x84e0);
++ mdio_write(tp, 0x06, 0x022e);
++ mdio_write(tp, 0x06, 0xb0f6);
++ mdio_write(tp, 0x06, 0x06ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x4cd2);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xe200);
++ mdio_write(tp, 0x06, 0x5801);
++ mdio_write(tp, 0x06, 0x0c02);
++ mdio_write(tp, 0x06, 0x1e20);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x0058);
++ mdio_write(tp, 0x06, 0x101e);
++ mdio_write(tp, 0x06, 0x20e0);
++ mdio_write(tp, 0x06, 0xe036);
++ mdio_write(tp, 0x06, 0x5803);
++ mdio_write(tp, 0x06, 0x1e20);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x22e1);
++ mdio_write(tp, 0x06, 0xe023);
++ mdio_write(tp, 0x06, 0x58e0);
++ mdio_write(tp, 0x06, 0x1e20);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xe61f);
++ mdio_write(tp, 0x06, 0x029e);
++ mdio_write(tp, 0x06, 0x22e6);
++ mdio_write(tp, 0x06, 0x8ae6);
++ mdio_write(tp, 0x06, 0xad32);
++ mdio_write(tp, 0x06, 0x14ad);
++ mdio_write(tp, 0x06, 0x3411);
++ mdio_write(tp, 0x06, 0xef02);
++ mdio_write(tp, 0x06, 0x5803);
++ mdio_write(tp, 0x06, 0x9e07);
++ mdio_write(tp, 0x06, 0xad35);
++ mdio_write(tp, 0x06, 0x085a);
++ mdio_write(tp, 0x06, 0xc09f);
++ mdio_write(tp, 0x06, 0x04d1);
++ mdio_write(tp, 0x06, 0x01ae);
++ mdio_write(tp, 0x06, 0x02d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x84f1);
++ mdio_write(tp, 0x06, 0x022f);
++ mdio_write(tp, 0x06, 0x50ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ac);
++ mdio_write(tp, 0x06, 0x260e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ac);
++ mdio_write(tp, 0x06, 0x2108);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ac);
++ mdio_write(tp, 0x06, 0x2402);
++ mdio_write(tp, 0x06, 0xae6b);
++ mdio_write(tp, 0x06, 0xeee0);
++ mdio_write(tp, 0x06, 0xea00);
++ mdio_write(tp, 0x06, 0xeee0);
++ mdio_write(tp, 0x06, 0xeb00);
++ mdio_write(tp, 0x06, 0xe2e0);
++ mdio_write(tp, 0x06, 0x7ce3);
++ mdio_write(tp, 0x06, 0xe07d);
++ mdio_write(tp, 0x06, 0xa511);
++ mdio_write(tp, 0x06, 0x1115);
++ mdio_write(tp, 0x06, 0xd260);
++ mdio_write(tp, 0x06, 0xd666);
++ mdio_write(tp, 0x06, 0x6602);
++ mdio_write(tp, 0x06, 0x07f9);
++ mdio_write(tp, 0x06, 0xd2a0);
++ mdio_write(tp, 0x06, 0xd6aa);
++ mdio_write(tp, 0x06, 0xaa02);
++ mdio_write(tp, 0x06, 0x07f9);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x55ae);
++ mdio_write(tp, 0x06, 0x44a5);
++ mdio_write(tp, 0x06, 0x6666);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x38a5);
++ mdio_write(tp, 0x06, 0xaaaa);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x32ee);
++ mdio_write(tp, 0x06, 0xe0ea);
++ mdio_write(tp, 0x06, 0x04ee);
++ mdio_write(tp, 0x06, 0xe0eb);
++ mdio_write(tp, 0x06, 0x06e2);
++ mdio_write(tp, 0x06, 0xe07c);
++ mdio_write(tp, 0x06, 0xe3e0);
++ mdio_write(tp, 0x06, 0x7de0);
++ mdio_write(tp, 0x06, 0xe038);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x39ad);
++ mdio_write(tp, 0x06, 0x2e21);
++ mdio_write(tp, 0x06, 0xad3f);
++ mdio_write(tp, 0x06, 0x13e0);
++ mdio_write(tp, 0x06, 0xe414);
++ mdio_write(tp, 0x06, 0xe1e4);
++ mdio_write(tp, 0x06, 0x1568);
++ mdio_write(tp, 0x06, 0x80e4);
++ mdio_write(tp, 0x06, 0xe414);
++ mdio_write(tp, 0x06, 0xe5e4);
++ mdio_write(tp, 0x06, 0x1502);
++ mdio_write(tp, 0x06, 0x8255);
++ mdio_write(tp, 0x06, 0xae0b);
++ mdio_write(tp, 0x06, 0xac3e);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x0602);
++ mdio_write(tp, 0x06, 0x827f);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0xa9fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x2ee0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0x21f3);
++ mdio_write(tp, 0x06, 0xf728);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2105);
++ mdio_write(tp, 0x06, 0x0222);
++ mdio_write(tp, 0x06, 0xf8f7);
++ mdio_write(tp, 0x06, 0x29e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0x82e4);
++ mdio_write(tp, 0x06, 0xf72a);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x2efc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2603);
++ mdio_write(tp, 0x06, 0x0221);
++ mdio_write(tp, 0x06, 0x34e0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xad21);
++ mdio_write(tp, 0x06, 0x09e0);
++ mdio_write(tp, 0x06, 0x8b2e);
++ mdio_write(tp, 0x06, 0xac20);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x834b);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x2409);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x2eac);
++ mdio_write(tp, 0x06, 0x2103);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0x30fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x2ee0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x08e0);
++ mdio_write(tp, 0x06, 0x85d2);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x02f6);
++ mdio_write(tp, 0x06, 0x28e0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xad21);
++ mdio_write(tp, 0x06, 0x0ae0);
++ mdio_write(tp, 0x06, 0x860a);
++ mdio_write(tp, 0x06, 0xf627);
++ mdio_write(tp, 0x06, 0xa005);
++ mdio_write(tp, 0x06, 0x02f6);
++ mdio_write(tp, 0x06, 0x29e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x08e0);
++ mdio_write(tp, 0x06, 0x8aed);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x02f6);
++ mdio_write(tp, 0x06, 0x2ae5);
++ mdio_write(tp, 0x06, 0x8b2e);
++ mdio_write(tp, 0x06, 0xa100);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x2111);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xed00);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xec00);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x243a);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0xeae1);
++ mdio_write(tp, 0x06, 0xe0eb);
++ mdio_write(tp, 0x06, 0x58f8);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0xeae5);
++ mdio_write(tp, 0x06, 0xe0eb);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x7ce1);
++ mdio_write(tp, 0x06, 0xe07d);
++ mdio_write(tp, 0x06, 0x5c00);
++ mdio_write(tp, 0x06, 0xff3c);
++ mdio_write(tp, 0x06, 0x001e);
++ mdio_write(tp, 0x06, 0xab1c);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x4ce1);
++ mdio_write(tp, 0x06, 0xe04d);
++ mdio_write(tp, 0x06, 0x58c1);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0x4ce5);
++ mdio_write(tp, 0x06, 0xe04d);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0xeee1);
++ mdio_write(tp, 0x06, 0xe0ef);
++ mdio_write(tp, 0x06, 0x693c);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0xeee5);
++ mdio_write(tp, 0x06, 0xe0ef);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x12e0);
++ mdio_write(tp, 0x06, 0xe0ee);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0xef59);
++ mdio_write(tp, 0x06, 0xc3e4);
++ mdio_write(tp, 0x06, 0xe0ee);
++ mdio_write(tp, 0x06, 0xe5e0);
++ mdio_write(tp, 0x06, 0xefee);
++ mdio_write(tp, 0x06, 0x8aed);
++ mdio_write(tp, 0x06, 0x01fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ac);
++ mdio_write(tp, 0x06, 0x2505);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0x5cae);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x2516);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69fa);
++ mdio_write(tp, 0x06, 0xe086);
++ mdio_write(tp, 0x06, 0x0aa0);
++ mdio_write(tp, 0x06, 0x0019);
++ mdio_write(tp, 0x06, 0xe086);
++ mdio_write(tp, 0x06, 0x0be1);
++ mdio_write(tp, 0x06, 0x8b33);
++ mdio_write(tp, 0x06, 0x1b10);
++ mdio_write(tp, 0x06, 0x9e04);
++ mdio_write(tp, 0x06, 0xaa02);
++ mdio_write(tp, 0x06, 0xae06);
++ mdio_write(tp, 0x06, 0xee86);
++ mdio_write(tp, 0x06, 0x0a01);
++ mdio_write(tp, 0x06, 0xaee6);
++ mdio_write(tp, 0x06, 0x0224);
++ mdio_write(tp, 0x06, 0x1eae);
++ mdio_write(tp, 0x06, 0x14a0);
++ mdio_write(tp, 0x06, 0x0114);
++ mdio_write(tp, 0x06, 0x0224);
++ mdio_write(tp, 0x06, 0x26bf);
++ mdio_write(tp, 0x06, 0x266d);
++ mdio_write(tp, 0x06, 0x022e);
++ mdio_write(tp, 0x06, 0xb0ee);
++ mdio_write(tp, 0x06, 0x860b);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x860a);
++ mdio_write(tp, 0x06, 0x02af);
++ mdio_write(tp, 0x06, 0x8435);
++ mdio_write(tp, 0x06, 0xa002);
++ mdio_write(tp, 0x06, 0x52ee);
++ mdio_write(tp, 0x06, 0x8604);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8605);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0x860b);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x321b);
++ mdio_write(tp, 0x06, 0x109e);
++ mdio_write(tp, 0x06, 0x04aa);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0xcbee);
++ mdio_write(tp, 0x06, 0x860b);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x243a);
++ mdio_write(tp, 0x06, 0xe286);
++ mdio_write(tp, 0x06, 0x04e3);
++ mdio_write(tp, 0x06, 0x8605);
++ mdio_write(tp, 0x06, 0xef65);
++ mdio_write(tp, 0x06, 0xe286);
++ mdio_write(tp, 0x06, 0x06e3);
++ mdio_write(tp, 0x06, 0x8607);
++ mdio_write(tp, 0x06, 0x1b56);
++ mdio_write(tp, 0x06, 0xaa0e);
++ mdio_write(tp, 0x06, 0xef56);
++ mdio_write(tp, 0x06, 0xe686);
++ mdio_write(tp, 0x06, 0x06e7);
++ mdio_write(tp, 0x06, 0x8607);
++ mdio_write(tp, 0x06, 0xe286);
++ mdio_write(tp, 0x06, 0x09e6);
++ mdio_write(tp, 0x06, 0x8608);
++ mdio_write(tp, 0x06, 0xe086);
++ mdio_write(tp, 0x06, 0x09a0);
++ mdio_write(tp, 0x06, 0x0007);
++ mdio_write(tp, 0x06, 0xee86);
++ mdio_write(tp, 0x06, 0x0a03);
++ mdio_write(tp, 0x06, 0xaf83);
++ mdio_write(tp, 0x06, 0x6202);
++ mdio_write(tp, 0x06, 0x248e);
++ mdio_write(tp, 0x06, 0x0224);
++ mdio_write(tp, 0x06, 0x26ae);
++ mdio_write(tp, 0x06, 0x48a0);
++ mdio_write(tp, 0x06, 0x0321);
++ mdio_write(tp, 0x06, 0xe086);
++ mdio_write(tp, 0x06, 0x08e1);
++ mdio_write(tp, 0x06, 0x8609);
++ mdio_write(tp, 0x06, 0x1b01);
++ mdio_write(tp, 0x06, 0x9e0c);
++ mdio_write(tp, 0x06, 0xaa05);
++ mdio_write(tp, 0x06, 0x0224);
++ mdio_write(tp, 0x06, 0x9dae);
++ mdio_write(tp, 0x06, 0xe702);
++ mdio_write(tp, 0x06, 0x248e);
++ mdio_write(tp, 0x06, 0xaee2);
++ mdio_write(tp, 0x06, 0xee86);
++ mdio_write(tp, 0x06, 0x0a04);
++ mdio_write(tp, 0x06, 0xee86);
++ mdio_write(tp, 0x06, 0x0b00);
++ mdio_write(tp, 0x06, 0xaf83);
++ mdio_write(tp, 0x06, 0x62a0);
++ mdio_write(tp, 0x06, 0x0415);
++ mdio_write(tp, 0x06, 0xe086);
++ mdio_write(tp, 0x06, 0x0be1);
++ mdio_write(tp, 0x06, 0x8b34);
++ mdio_write(tp, 0x06, 0x1b10);
++ mdio_write(tp, 0x06, 0x9e05);
++ mdio_write(tp, 0x06, 0xaa03);
++ mdio_write(tp, 0x06, 0xaf83);
++ mdio_write(tp, 0x06, 0x7cee);
++ mdio_write(tp, 0x06, 0x860a);
++ mdio_write(tp, 0x06, 0x05ae);
++ mdio_write(tp, 0x06, 0x0ca0);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0xae07);
++ mdio_write(tp, 0x06, 0x0223);
++ mdio_write(tp, 0x06, 0x09ee);
++ mdio_write(tp, 0x06, 0x860a);
++ mdio_write(tp, 0x06, 0x00fe);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfbe0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x22e0);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x23e2);
++ mdio_write(tp, 0x06, 0xe036);
++ mdio_write(tp, 0x06, 0xe3e0);
++ mdio_write(tp, 0x06, 0x375a);
++ mdio_write(tp, 0x06, 0xc40d);
++ mdio_write(tp, 0x06, 0x0158);
++ mdio_write(tp, 0x06, 0x021e);
++ mdio_write(tp, 0x06, 0x20e3);
++ mdio_write(tp, 0x06, 0x8ae7);
++ mdio_write(tp, 0x06, 0xac31);
++ mdio_write(tp, 0x06, 0x60ac);
++ mdio_write(tp, 0x06, 0x3a08);
++ mdio_write(tp, 0x06, 0xac3e);
++ mdio_write(tp, 0x06, 0x26ae);
++ mdio_write(tp, 0x06, 0x67af);
++ mdio_write(tp, 0x06, 0x84d1);
++ mdio_write(tp, 0x06, 0xad37);
++ mdio_write(tp, 0x06, 0x61e0);
++ mdio_write(tp, 0x06, 0x8ae8);
++ mdio_write(tp, 0x06, 0x10e4);
++ mdio_write(tp, 0x06, 0x8ae8);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0xe91b);
++ mdio_write(tp, 0x06, 0x109e);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x51d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x84ee);
++ mdio_write(tp, 0x06, 0x022f);
++ mdio_write(tp, 0x06, 0x50ee);
++ mdio_write(tp, 0x06, 0x8ae8);
++ mdio_write(tp, 0x06, 0x00ae);
++ mdio_write(tp, 0x06, 0x43ad);
++ mdio_write(tp, 0x06, 0x3627);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xeee1);
++ mdio_write(tp, 0x06, 0x8aef);
++ mdio_write(tp, 0x06, 0xef74);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xeae1);
++ mdio_write(tp, 0x06, 0x8aeb);
++ mdio_write(tp, 0x06, 0x1b74);
++ mdio_write(tp, 0x06, 0x9e2e);
++ mdio_write(tp, 0x06, 0x14e4);
++ mdio_write(tp, 0x06, 0x8aea);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xebef);
++ mdio_write(tp, 0x06, 0x74e0);
++ mdio_write(tp, 0x06, 0x8aee);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0xef1b);
++ mdio_write(tp, 0x06, 0x479e);
++ mdio_write(tp, 0x06, 0x0fae);
++ mdio_write(tp, 0x06, 0x19ee);
++ mdio_write(tp, 0x06, 0x8aea);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8aeb);
++ mdio_write(tp, 0x06, 0x00ae);
++ mdio_write(tp, 0x06, 0x0fac);
++ mdio_write(tp, 0x06, 0x390c);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf84);
++ mdio_write(tp, 0x06, 0xee02);
++ mdio_write(tp, 0x06, 0x2f50);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xe800);
++ mdio_write(tp, 0x06, 0xe68a);
++ mdio_write(tp, 0x06, 0xe7ff);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04a7);
++ mdio_write(tp, 0x06, 0x25e5);
++ mdio_write(tp, 0x06, 0x0a1d);
++ mdio_write(tp, 0x06, 0xe50a);
++ mdio_write(tp, 0x06, 0x2ce5);
++ mdio_write(tp, 0x06, 0x0a6d);
++ mdio_write(tp, 0x06, 0xe50a);
++ mdio_write(tp, 0x06, 0x1de5);
++ mdio_write(tp, 0x06, 0x0a1c);
++ mdio_write(tp, 0x06, 0xe50a);
++ mdio_write(tp, 0x06, 0x2da7);
++ mdio_write(tp, 0x06, 0x5500);
++ mdio_write(tp, 0x06, 0xe234);
++ mdio_write(tp, 0x06, 0x88e2);
++ mdio_write(tp, 0x06, 0x00cc);
++ mdio_write(tp, 0x06, 0xe200);
++ gphy_val = mdio_read(tp, 0x01);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x01, gphy_val);
++ gphy_val = mdio_read(tp, 0x00);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x00, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x17, 0x2179);
++ mdio_write(tp, 0x1f, 0x0001);
++ mdio_write(tp, 0x10, 0xf274);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0042);
++ mdio_write(tp, 0x15, 0x0f00);
++ mdio_write(tp, 0x15, 0x0f00);
++ mdio_write(tp, 0x16, 0x7408);
++ mdio_write(tp, 0x15, 0x0e00);
++ mdio_write(tp, 0x15, 0x0f00);
++ mdio_write(tp, 0x15, 0x0f01);
++ mdio_write(tp, 0x16, 0x4000);
++ mdio_write(tp, 0x15, 0x0e01);
++ mdio_write(tp, 0x15, 0x0f01);
++ mdio_write(tp, 0x15, 0x0f02);
++ mdio_write(tp, 0x16, 0x9400);
++ mdio_write(tp, 0x15, 0x0e02);
++ mdio_write(tp, 0x15, 0x0f02);
++ mdio_write(tp, 0x15, 0x0f03);
++ mdio_write(tp, 0x16, 0x7408);
++ mdio_write(tp, 0x15, 0x0e03);
++ mdio_write(tp, 0x15, 0x0f03);
++ mdio_write(tp, 0x15, 0x0f04);
++ mdio_write(tp, 0x16, 0x4008);
++ mdio_write(tp, 0x15, 0x0e04);
++ mdio_write(tp, 0x15, 0x0f04);
++ mdio_write(tp, 0x15, 0x0f05);
++ mdio_write(tp, 0x16, 0x9400);
++ mdio_write(tp, 0x15, 0x0e05);
++ mdio_write(tp, 0x15, 0x0f05);
++ mdio_write(tp, 0x15, 0x0f06);
++ mdio_write(tp, 0x16, 0x0803);
++ mdio_write(tp, 0x15, 0x0e06);
++ mdio_write(tp, 0x15, 0x0f06);
++ mdio_write(tp, 0x15, 0x0d00);
++ mdio_write(tp, 0x15, 0x0100);
++ mdio_write(tp, 0x1f, 0x0001);
++ mdio_write(tp, 0x10, 0xf074);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x17, 0x2149);
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x00);
++ if (gphy_val & BIT_7)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val &= ~(BIT_0);
++ if ((pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc098) ||
++ (pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc0b1)) {
++ gphy_val &= ~(BIT_2);
++ }
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val |= BIT_14;
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1e, 0x0020);
++ gphy_val = mdio_read(tp, 0x1b);
++ gphy_val |= BIT_7;
++ mdio_write(tp, 0x1b, gphy_val);
++ mdio_write(tp, 0x1e, 0x0041);
++ mdio_write(tp, 0x15, 0x0e02);
++ mdio_write(tp, 0x1e, 0x0028);
++ gphy_val = mdio_read(tp, 0x19);
++ gphy_val |= BIT_15;
++ mdio_write(tp, 0x19, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ if (pdev->subsystem_vendor == 0x104d &&
++ pdev->subsystem_device == 0x907b) {
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06) | BIT_4;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ }
++ }
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0023);
++ gphy_val = mdio_read(tp, 0x17)|0x06;
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8b80);
++ mdio_write(tp, 0x06, 0xc896);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x0B, 0x6C20);
++ mdio_write(tp, 0x07, 0x2872);
++ mdio_write(tp, 0x1C, 0xEFFF);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x14, 0x6420);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ gphy_val = mdio_read(tp, 0x08) & 0x00FF;
++ mdio_write(tp, 0x08, gphy_val | 0x8000);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x002D);
++ gphy_val = mdio_read(tp, 0x18);
++ mdio_write(tp, 0x18, gphy_val | 0x0050);
++ mdio_write(tp, 0x1F, 0x0000);
++ gphy_val = mdio_read(tp, 0x14);
++ mdio_write(tp, 0x14, gphy_val | 0x8000);
++
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x00, 0x080B);
++ mdio_write(tp, 0x0B, 0x09D7);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x15, 0x1006);
++
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x002F);
++ mdio_write(tp, 0x15, 0x1919);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ mdio_write(tp, 0x06, gphy_val | 0x0001);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x00AC);
++ mdio_write(tp, 0x18, 0x0006);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x19, 0x7F46);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8AD2);
++ mdio_write(tp, 0x06, 0x6810);
++ mdio_write(tp, 0x05, 0x8AD4);
++ mdio_write(tp, 0x06, 0x8002);
++ mdio_write(tp, 0x05, 0x8ADE);
++ mdio_write(tp, 0x06, 0x8025);
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_16) {
++ struct pci_dev *pdev = tp->pci_dev;
++
++ RTL_W8(0x6E, RTL_R8(0x6E) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0x1AE, 2, 0x0403, ERIAR_ExGMAC);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val &= ~(BIT_12);
++ mdio_write(tp, 0x15, gphy_val);
++ mdelay(20);
++ mdio_write(tp, 0x1f, 0x0004);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ if ((gphy_val & BIT_11) == 0x0000) {
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x17, gphy_val);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x17);
++ if (gphy_val & BIT_11)
++ break;
++ }
++ }
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1f, 0x0004);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1E, 0x002C);
++ mdio_write(tp, 0x1B, 0x5000);
++ mdio_write(tp, 0x1E, 0x002d);
++ mdio_write(tp, 0x19, 0x0004);
++ mdio_write(tp, 0x1f, 0x0002);
++ mdio_write(tp, 0x1f, 0x0000);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x1E);
++ if ((gphy_val & 0x03FF) == 0x0014)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x07);
++ if ((gphy_val & BIT_5) == 0)
++ break;
++ }
++ gphy_val = mdio_read(tp, 0x07);
++ if (gphy_val & BIT_5) {
++ mdio_write(tp, 0x1f, 0x0004);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x00a1);
++ mdio_write(tp, 0x17, 0x1000);
++ mdio_write(tp, 0x17, 0x0000);
++ mdio_write(tp, 0x17, 0x2000);
++ mdio_write(tp, 0x1e, 0x002f);
++ mdio_write(tp, 0x18, 0x9bfb);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x07, 0x0000);
++ mdio_write(tp, 0x1f, 0x0002);
++ mdio_write(tp, 0x1f, 0x0000);
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ gphy_val = mdio_read(tp, 0x00);
++ gphy_val &= ~(BIT_7);
++ mdio_write(tp, 0x00, gphy_val);
++ mdio_write(tp, 0x1f, 0x0004);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0307);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x19, 0x407d);
++ mdio_write(tp, 0x15, 0x0001);
++ mdio_write(tp, 0x19, 0x440f);
++ mdio_write(tp, 0x15, 0x0002);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0003);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x0004);
++ mdio_write(tp, 0x19, 0xc4d5);
++ mdio_write(tp, 0x15, 0x0005);
++ mdio_write(tp, 0x19, 0x00ff);
++ mdio_write(tp, 0x15, 0x0006);
++ mdio_write(tp, 0x19, 0x74f0);
++ mdio_write(tp, 0x15, 0x0007);
++ mdio_write(tp, 0x19, 0x4880);
++ mdio_write(tp, 0x15, 0x0008);
++ mdio_write(tp, 0x19, 0x4c00);
++ mdio_write(tp, 0x15, 0x0009);
++ mdio_write(tp, 0x19, 0x4800);
++ mdio_write(tp, 0x15, 0x000a);
++ mdio_write(tp, 0x19, 0x5000);
++ mdio_write(tp, 0x15, 0x000b);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x000c);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x000d);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x15, 0x000e);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x000f);
++ mdio_write(tp, 0x19, 0x7010);
++ mdio_write(tp, 0x15, 0x0010);
++ mdio_write(tp, 0x19, 0x6804);
++ mdio_write(tp, 0x15, 0x0011);
++ mdio_write(tp, 0x19, 0x64a0);
++ mdio_write(tp, 0x15, 0x0012);
++ mdio_write(tp, 0x19, 0x63da);
++ mdio_write(tp, 0x15, 0x0013);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x0014);
++ mdio_write(tp, 0x19, 0x6f05);
++ mdio_write(tp, 0x15, 0x0015);
++ mdio_write(tp, 0x19, 0x5420);
++ mdio_write(tp, 0x15, 0x0016);
++ mdio_write(tp, 0x19, 0x58ce);
++ mdio_write(tp, 0x15, 0x0017);
++ mdio_write(tp, 0x19, 0x5cf3);
++ mdio_write(tp, 0x15, 0x0018);
++ mdio_write(tp, 0x19, 0xb600);
++ mdio_write(tp, 0x15, 0x0019);
++ mdio_write(tp, 0x19, 0xc659);
++ mdio_write(tp, 0x15, 0x001a);
++ mdio_write(tp, 0x19, 0x0018);
++ mdio_write(tp, 0x15, 0x001b);
++ mdio_write(tp, 0x19, 0xc403);
++ mdio_write(tp, 0x15, 0x001c);
++ mdio_write(tp, 0x19, 0x0016);
++ mdio_write(tp, 0x15, 0x001d);
++ mdio_write(tp, 0x19, 0xaa05);
++ mdio_write(tp, 0x15, 0x001e);
++ mdio_write(tp, 0x19, 0xc503);
++ mdio_write(tp, 0x15, 0x001f);
++ mdio_write(tp, 0x19, 0x0003);
++ mdio_write(tp, 0x15, 0x0020);
++ mdio_write(tp, 0x19, 0x89f8);
++ mdio_write(tp, 0x15, 0x0021);
++ mdio_write(tp, 0x19, 0x32ae);
++ mdio_write(tp, 0x15, 0x0022);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0023);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x0024);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0025);
++ mdio_write(tp, 0x19, 0x6801);
++ mdio_write(tp, 0x15, 0x0026);
++ mdio_write(tp, 0x19, 0x66a0);
++ mdio_write(tp, 0x15, 0x0027);
++ mdio_write(tp, 0x19, 0xa300);
++ mdio_write(tp, 0x15, 0x0028);
++ mdio_write(tp, 0x19, 0x64a0);
++ mdio_write(tp, 0x15, 0x0029);
++ mdio_write(tp, 0x19, 0x76f0);
++ mdio_write(tp, 0x15, 0x002a);
++ mdio_write(tp, 0x19, 0x7670);
++ mdio_write(tp, 0x15, 0x002b);
++ mdio_write(tp, 0x19, 0x7630);
++ mdio_write(tp, 0x15, 0x002c);
++ mdio_write(tp, 0x19, 0x31a6);
++ mdio_write(tp, 0x15, 0x002d);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x002e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x002f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0030);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0031);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0032);
++ mdio_write(tp, 0x19, 0x4801);
++ mdio_write(tp, 0x15, 0x0033);
++ mdio_write(tp, 0x19, 0x6803);
++ mdio_write(tp, 0x15, 0x0034);
++ mdio_write(tp, 0x19, 0x66a1);
++ mdio_write(tp, 0x15, 0x0035);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0036);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x0037);
++ mdio_write(tp, 0x19, 0xa300);
++ mdio_write(tp, 0x15, 0x0038);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x0039);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x003a);
++ mdio_write(tp, 0x19, 0x74f8);
++ mdio_write(tp, 0x15, 0x003b);
++ mdio_write(tp, 0x19, 0x63d0);
++ mdio_write(tp, 0x15, 0x003c);
++ mdio_write(tp, 0x19, 0x7ff0);
++ mdio_write(tp, 0x15, 0x003d);
++ mdio_write(tp, 0x19, 0x77f0);
++ mdio_write(tp, 0x15, 0x003e);
++ mdio_write(tp, 0x19, 0x7ff0);
++ mdio_write(tp, 0x15, 0x003f);
++ mdio_write(tp, 0x19, 0x7750);
++ mdio_write(tp, 0x15, 0x0040);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x0041);
++ mdio_write(tp, 0x19, 0x7cf0);
++ mdio_write(tp, 0x15, 0x0042);
++ mdio_write(tp, 0x19, 0x7708);
++ mdio_write(tp, 0x15, 0x0043);
++ mdio_write(tp, 0x19, 0xa654);
++ mdio_write(tp, 0x15, 0x0044);
++ mdio_write(tp, 0x19, 0x304a);
++ mdio_write(tp, 0x15, 0x0045);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0046);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0047);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0048);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0049);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x004a);
++ mdio_write(tp, 0x19, 0x4802);
++ mdio_write(tp, 0x15, 0x004b);
++ mdio_write(tp, 0x19, 0x4003);
++ mdio_write(tp, 0x15, 0x004c);
++ mdio_write(tp, 0x19, 0x4440);
++ mdio_write(tp, 0x15, 0x004d);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x004e);
++ mdio_write(tp, 0x19, 0x6481);
++ mdio_write(tp, 0x15, 0x004f);
++ mdio_write(tp, 0x19, 0x9d00);
++ mdio_write(tp, 0x15, 0x0050);
++ mdio_write(tp, 0x19, 0x63e8);
++ mdio_write(tp, 0x15, 0x0051);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x0052);
++ mdio_write(tp, 0x19, 0x5900);
++ mdio_write(tp, 0x15, 0x0053);
++ mdio_write(tp, 0x19, 0x63f8);
++ mdio_write(tp, 0x15, 0x0054);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x0055);
++ mdio_write(tp, 0x19, 0x3116);
++ mdio_write(tp, 0x15, 0x0056);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0057);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0058);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0059);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x005a);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x005b);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x005c);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x005d);
++ mdio_write(tp, 0x19, 0x6000);
++ mdio_write(tp, 0x15, 0x005e);
++ mdio_write(tp, 0x19, 0x59ce);
++ mdio_write(tp, 0x15, 0x005f);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x0060);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x0061);
++ mdio_write(tp, 0x19, 0x72b0);
++ mdio_write(tp, 0x15, 0x0062);
++ mdio_write(tp, 0x19, 0x400e);
++ mdio_write(tp, 0x15, 0x0063);
++ mdio_write(tp, 0x19, 0x4440);
++ mdio_write(tp, 0x15, 0x0064);
++ mdio_write(tp, 0x19, 0x9d00);
++ mdio_write(tp, 0x15, 0x0065);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x15, 0x0066);
++ mdio_write(tp, 0x19, 0x70b0);
++ mdio_write(tp, 0x15, 0x0067);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0068);
++ mdio_write(tp, 0x19, 0x6008);
++ mdio_write(tp, 0x15, 0x0069);
++ mdio_write(tp, 0x19, 0x7cf0);
++ mdio_write(tp, 0x15, 0x006a);
++ mdio_write(tp, 0x19, 0x7750);
++ mdio_write(tp, 0x15, 0x006b);
++ mdio_write(tp, 0x19, 0x4007);
++ mdio_write(tp, 0x15, 0x006c);
++ mdio_write(tp, 0x19, 0x4500);
++ mdio_write(tp, 0x15, 0x006d);
++ mdio_write(tp, 0x19, 0x4023);
++ mdio_write(tp, 0x15, 0x006e);
++ mdio_write(tp, 0x19, 0x4580);
++ mdio_write(tp, 0x15, 0x006f);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x0070);
++ mdio_write(tp, 0x19, 0xcd78);
++ mdio_write(tp, 0x15, 0x0071);
++ mdio_write(tp, 0x19, 0x0003);
++ mdio_write(tp, 0x15, 0x0072);
++ mdio_write(tp, 0x19, 0xbe02);
++ mdio_write(tp, 0x15, 0x0073);
++ mdio_write(tp, 0x19, 0x3070);
++ mdio_write(tp, 0x15, 0x0074);
++ mdio_write(tp, 0x19, 0x7cf0);
++ mdio_write(tp, 0x15, 0x0075);
++ mdio_write(tp, 0x19, 0x77f0);
++ mdio_write(tp, 0x15, 0x0076);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x0077);
++ mdio_write(tp, 0x19, 0x4007);
++ mdio_write(tp, 0x15, 0x0078);
++ mdio_write(tp, 0x19, 0x4500);
++ mdio_write(tp, 0x15, 0x0079);
++ mdio_write(tp, 0x19, 0x4023);
++ mdio_write(tp, 0x15, 0x007a);
++ mdio_write(tp, 0x19, 0x4580);
++ mdio_write(tp, 0x15, 0x007b);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x007c);
++ mdio_write(tp, 0x19, 0xce80);
++ mdio_write(tp, 0x15, 0x007d);
++ mdio_write(tp, 0x19, 0x0004);
++ mdio_write(tp, 0x15, 0x007e);
++ mdio_write(tp, 0x19, 0xce80);
++ mdio_write(tp, 0x15, 0x007f);
++ mdio_write(tp, 0x19, 0x0002);
++ mdio_write(tp, 0x15, 0x0080);
++ mdio_write(tp, 0x19, 0x307c);
++ mdio_write(tp, 0x15, 0x0081);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x0082);
++ mdio_write(tp, 0x19, 0x480f);
++ mdio_write(tp, 0x15, 0x0083);
++ mdio_write(tp, 0x19, 0x6802);
++ mdio_write(tp, 0x15, 0x0084);
++ mdio_write(tp, 0x19, 0x6680);
++ mdio_write(tp, 0x15, 0x0085);
++ mdio_write(tp, 0x19, 0x7c10);
++ mdio_write(tp, 0x15, 0x0086);
++ mdio_write(tp, 0x19, 0x6010);
++ mdio_write(tp, 0x15, 0x0087);
++ mdio_write(tp, 0x19, 0x400a);
++ mdio_write(tp, 0x15, 0x0088);
++ mdio_write(tp, 0x19, 0x4580);
++ mdio_write(tp, 0x15, 0x0089);
++ mdio_write(tp, 0x19, 0x9e00);
++ mdio_write(tp, 0x15, 0x008a);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x008b);
++ mdio_write(tp, 0x19, 0x5800);
++ mdio_write(tp, 0x15, 0x008c);
++ mdio_write(tp, 0x19, 0x63c8);
++ mdio_write(tp, 0x15, 0x008d);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x008e);
++ mdio_write(tp, 0x19, 0x66a0);
++ mdio_write(tp, 0x15, 0x008f);
++ mdio_write(tp, 0x19, 0x8300);
++ mdio_write(tp, 0x15, 0x0090);
++ mdio_write(tp, 0x19, 0x7ff0);
++ mdio_write(tp, 0x15, 0x0091);
++ mdio_write(tp, 0x19, 0x74f0);
++ mdio_write(tp, 0x15, 0x0092);
++ mdio_write(tp, 0x19, 0x3006);
++ mdio_write(tp, 0x15, 0x0093);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0094);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0095);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0096);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0097);
++ mdio_write(tp, 0x19, 0x4803);
++ mdio_write(tp, 0x15, 0x0098);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0099);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x009a);
++ mdio_write(tp, 0x19, 0xa203);
++ mdio_write(tp, 0x15, 0x009b);
++ mdio_write(tp, 0x19, 0x64b1);
++ mdio_write(tp, 0x15, 0x009c);
++ mdio_write(tp, 0x19, 0x309e);
++ mdio_write(tp, 0x15, 0x009d);
++ mdio_write(tp, 0x19, 0x64b3);
++ mdio_write(tp, 0x15, 0x009e);
++ mdio_write(tp, 0x19, 0x4030);
++ mdio_write(tp, 0x15, 0x009f);
++ mdio_write(tp, 0x19, 0x440e);
++ mdio_write(tp, 0x15, 0x00a0);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x00a1);
++ mdio_write(tp, 0x19, 0x4419);
++ mdio_write(tp, 0x15, 0x00a2);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x00a3);
++ mdio_write(tp, 0x19, 0xc520);
++ mdio_write(tp, 0x15, 0x00a4);
++ mdio_write(tp, 0x19, 0x000b);
++ mdio_write(tp, 0x15, 0x00a5);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x00a6);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x00a7);
++ mdio_write(tp, 0x19, 0x58a4);
++ mdio_write(tp, 0x15, 0x00a8);
++ mdio_write(tp, 0x19, 0x63da);
++ mdio_write(tp, 0x15, 0x00a9);
++ mdio_write(tp, 0x19, 0x5cb0);
++ mdio_write(tp, 0x15, 0x00aa);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x00ab);
++ mdio_write(tp, 0x19, 0x72b0);
++ mdio_write(tp, 0x15, 0x00ac);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x15, 0x00ad);
++ mdio_write(tp, 0x19, 0x70b0);
++ mdio_write(tp, 0x15, 0x00ae);
++ mdio_write(tp, 0x19, 0x30b8);
++ mdio_write(tp, 0x15, 0x00AF);
++ mdio_write(tp, 0x19, 0x4060);
++ mdio_write(tp, 0x15, 0x00B0);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x00B1);
++ mdio_write(tp, 0x19, 0x7e00);
++ mdio_write(tp, 0x15, 0x00B2);
++ mdio_write(tp, 0x19, 0x72B0);
++ mdio_write(tp, 0x15, 0x00B3);
++ mdio_write(tp, 0x19, 0x7F00);
++ mdio_write(tp, 0x15, 0x00B4);
++ mdio_write(tp, 0x19, 0x73B0);
++ mdio_write(tp, 0x15, 0x00b5);
++ mdio_write(tp, 0x19, 0x58a0);
++ mdio_write(tp, 0x15, 0x00b6);
++ mdio_write(tp, 0x19, 0x63d2);
++ mdio_write(tp, 0x15, 0x00b7);
++ mdio_write(tp, 0x19, 0x5c00);
++ mdio_write(tp, 0x15, 0x00b8);
++ mdio_write(tp, 0x19, 0x5780);
++ mdio_write(tp, 0x15, 0x00b9);
++ mdio_write(tp, 0x19, 0xb60d);
++ mdio_write(tp, 0x15, 0x00ba);
++ mdio_write(tp, 0x19, 0x9bff);
++ mdio_write(tp, 0x15, 0x00bb);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x00bc);
++ mdio_write(tp, 0x19, 0x6001);
++ mdio_write(tp, 0x15, 0x00bd);
++ mdio_write(tp, 0x19, 0xc020);
++ mdio_write(tp, 0x15, 0x00be);
++ mdio_write(tp, 0x19, 0x002b);
++ mdio_write(tp, 0x15, 0x00bf);
++ mdio_write(tp, 0x19, 0xc137);
++ mdio_write(tp, 0x15, 0x00c0);
++ mdio_write(tp, 0x19, 0x0006);
++ mdio_write(tp, 0x15, 0x00c1);
++ mdio_write(tp, 0x19, 0x9af8);
++ mdio_write(tp, 0x15, 0x00c2);
++ mdio_write(tp, 0x19, 0x30c6);
++ mdio_write(tp, 0x15, 0x00c3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00c4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00c5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00c6);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x00c7);
++ mdio_write(tp, 0x19, 0x70b0);
++ mdio_write(tp, 0x15, 0x00c8);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x00c9);
++ mdio_write(tp, 0x19, 0x4804);
++ mdio_write(tp, 0x15, 0x00ca);
++ mdio_write(tp, 0x19, 0x7c80);
++ mdio_write(tp, 0x15, 0x00cb);
++ mdio_write(tp, 0x19, 0x5c80);
++ mdio_write(tp, 0x15, 0x00cc);
++ mdio_write(tp, 0x19, 0x4010);
++ mdio_write(tp, 0x15, 0x00cd);
++ mdio_write(tp, 0x19, 0x4415);
++ mdio_write(tp, 0x15, 0x00ce);
++ mdio_write(tp, 0x19, 0x9b00);
++ mdio_write(tp, 0x15, 0x00cf);
++ mdio_write(tp, 0x19, 0x7f00);
++ mdio_write(tp, 0x15, 0x00d0);
++ mdio_write(tp, 0x19, 0x70b0);
++ mdio_write(tp, 0x15, 0x00d1);
++ mdio_write(tp, 0x19, 0x3177);
++ mdio_write(tp, 0x15, 0x00d2);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00d3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00d4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00d5);
++ mdio_write(tp, 0x19, 0x4808);
++ mdio_write(tp, 0x15, 0x00d6);
++ mdio_write(tp, 0x19, 0x4007);
++ mdio_write(tp, 0x15, 0x00d7);
++ mdio_write(tp, 0x19, 0x4420);
++ mdio_write(tp, 0x15, 0x00d8);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x00d9);
++ mdio_write(tp, 0x19, 0xb608);
++ mdio_write(tp, 0x15, 0x00da);
++ mdio_write(tp, 0x19, 0xbcbd);
++ mdio_write(tp, 0x15, 0x00db);
++ mdio_write(tp, 0x19, 0xc60b);
++ mdio_write(tp, 0x15, 0x00dc);
++ mdio_write(tp, 0x19, 0x00fd);
++ mdio_write(tp, 0x15, 0x00dd);
++ mdio_write(tp, 0x19, 0x30e1);
++ mdio_write(tp, 0x15, 0x00de);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00df);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00e0);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00e1);
++ mdio_write(tp, 0x19, 0x4809);
++ mdio_write(tp, 0x15, 0x00e2);
++ mdio_write(tp, 0x19, 0x7e40);
++ mdio_write(tp, 0x15, 0x00e3);
++ mdio_write(tp, 0x19, 0x5a40);
++ mdio_write(tp, 0x15, 0x00e4);
++ mdio_write(tp, 0x19, 0x305a);
++ mdio_write(tp, 0x15, 0x00e5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00e6);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00e7);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00e8);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00e9);
++ mdio_write(tp, 0x19, 0x480a);
++ mdio_write(tp, 0x15, 0x00ea);
++ mdio_write(tp, 0x19, 0x5820);
++ mdio_write(tp, 0x15, 0x00eb);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x00ec);
++ mdio_write(tp, 0x19, 0xb60a);
++ mdio_write(tp, 0x15, 0x00ed);
++ mdio_write(tp, 0x19, 0xda07);
++ mdio_write(tp, 0x15, 0x00ee);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x00ef);
++ mdio_write(tp, 0x19, 0xc60b);
++ mdio_write(tp, 0x15, 0x00f0);
++ mdio_write(tp, 0x19, 0x00fc);
++ mdio_write(tp, 0x15, 0x00f1);
++ mdio_write(tp, 0x19, 0x30f6);
++ mdio_write(tp, 0x15, 0x00f2);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00f3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00f4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00f5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x00f6);
++ mdio_write(tp, 0x19, 0x4408);
++ mdio_write(tp, 0x15, 0x00f7);
++ mdio_write(tp, 0x19, 0x480b);
++ mdio_write(tp, 0x15, 0x00f8);
++ mdio_write(tp, 0x19, 0x6f03);
++ mdio_write(tp, 0x15, 0x00f9);
++ mdio_write(tp, 0x19, 0x405f);
++ mdio_write(tp, 0x15, 0x00fa);
++ mdio_write(tp, 0x19, 0x4448);
++ mdio_write(tp, 0x15, 0x00fb);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x00fc);
++ mdio_write(tp, 0x19, 0x4468);
++ mdio_write(tp, 0x15, 0x00fd);
++ mdio_write(tp, 0x19, 0x9c03);
++ mdio_write(tp, 0x15, 0x00fe);
++ mdio_write(tp, 0x19, 0x6f07);
++ mdio_write(tp, 0x15, 0x00ff);
++ mdio_write(tp, 0x19, 0x58a0);
++ mdio_write(tp, 0x15, 0x0100);
++ mdio_write(tp, 0x19, 0xd6d1);
++ mdio_write(tp, 0x15, 0x0101);
++ mdio_write(tp, 0x19, 0x0004);
++ mdio_write(tp, 0x15, 0x0102);
++ mdio_write(tp, 0x19, 0xc137);
++ mdio_write(tp, 0x15, 0x0103);
++ mdio_write(tp, 0x19, 0x0002);
++ mdio_write(tp, 0x15, 0x0104);
++ mdio_write(tp, 0x19, 0xa0e5);
++ mdio_write(tp, 0x15, 0x0105);
++ mdio_write(tp, 0x19, 0x9df8);
++ mdio_write(tp, 0x15, 0x0106);
++ mdio_write(tp, 0x19, 0x30c6);
++ mdio_write(tp, 0x15, 0x0107);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0108);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0109);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x010a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x010b);
++ mdio_write(tp, 0x19, 0x4808);
++ mdio_write(tp, 0x15, 0x010c);
++ mdio_write(tp, 0x19, 0xc32d);
++ mdio_write(tp, 0x15, 0x010d);
++ mdio_write(tp, 0x19, 0x0003);
++ mdio_write(tp, 0x15, 0x010e);
++ mdio_write(tp, 0x19, 0xc8b3);
++ mdio_write(tp, 0x15, 0x010f);
++ mdio_write(tp, 0x19, 0x00fc);
++ mdio_write(tp, 0x15, 0x0110);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x0111);
++ mdio_write(tp, 0x19, 0x3116);
++ mdio_write(tp, 0x15, 0x0112);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0113);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0114);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0115);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0116);
++ mdio_write(tp, 0x19, 0x4803);
++ mdio_write(tp, 0x15, 0x0117);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0118);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x0119);
++ mdio_write(tp, 0x19, 0x7c04);
++ mdio_write(tp, 0x15, 0x011a);
++ mdio_write(tp, 0x19, 0x6000);
++ mdio_write(tp, 0x15, 0x011b);
++ mdio_write(tp, 0x19, 0x5cf7);
++ mdio_write(tp, 0x15, 0x011c);
++ mdio_write(tp, 0x19, 0x7c2a);
++ mdio_write(tp, 0x15, 0x011d);
++ mdio_write(tp, 0x19, 0x5800);
++ mdio_write(tp, 0x15, 0x011e);
++ mdio_write(tp, 0x19, 0x5400);
++ mdio_write(tp, 0x15, 0x011f);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0120);
++ mdio_write(tp, 0x19, 0x74f0);
++ mdio_write(tp, 0x15, 0x0121);
++ mdio_write(tp, 0x19, 0x4019);
++ mdio_write(tp, 0x15, 0x0122);
++ mdio_write(tp, 0x19, 0x440d);
++ mdio_write(tp, 0x15, 0x0123);
++ mdio_write(tp, 0x19, 0xb6c1);
++ mdio_write(tp, 0x15, 0x0124);
++ mdio_write(tp, 0x19, 0xc05b);
++ mdio_write(tp, 0x15, 0x0125);
++ mdio_write(tp, 0x19, 0x00bf);
++ mdio_write(tp, 0x15, 0x0126);
++ mdio_write(tp, 0x19, 0xc025);
++ mdio_write(tp, 0x15, 0x0127);
++ mdio_write(tp, 0x19, 0x00bd);
++ mdio_write(tp, 0x15, 0x0128);
++ mdio_write(tp, 0x19, 0xc603);
++ mdio_write(tp, 0x15, 0x0129);
++ mdio_write(tp, 0x19, 0x00bb);
++ mdio_write(tp, 0x15, 0x012a);
++ mdio_write(tp, 0x19, 0x8805);
++ mdio_write(tp, 0x15, 0x012b);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x012c);
++ mdio_write(tp, 0x19, 0x4001);
++ mdio_write(tp, 0x15, 0x012d);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x012e);
++ mdio_write(tp, 0x19, 0xa3dd);
++ mdio_write(tp, 0x15, 0x012f);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0130);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x0131);
++ mdio_write(tp, 0x19, 0x8407);
++ mdio_write(tp, 0x15, 0x0132);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0133);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x0134);
++ mdio_write(tp, 0x19, 0xd9b8);
++ mdio_write(tp, 0x15, 0x0135);
++ mdio_write(tp, 0x19, 0x0003);
++ mdio_write(tp, 0x15, 0x0136);
++ mdio_write(tp, 0x19, 0xc240);
++ mdio_write(tp, 0x15, 0x0137);
++ mdio_write(tp, 0x19, 0x0015);
++ mdio_write(tp, 0x15, 0x0138);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0139);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x013a);
++ mdio_write(tp, 0x19, 0x9ae9);
++ mdio_write(tp, 0x15, 0x013b);
++ mdio_write(tp, 0x19, 0x3140);
++ mdio_write(tp, 0x15, 0x013c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x013d);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x013e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x013f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0140);
++ mdio_write(tp, 0x19, 0x4807);
++ mdio_write(tp, 0x15, 0x0141);
++ mdio_write(tp, 0x19, 0x4004);
++ mdio_write(tp, 0x15, 0x0142);
++ mdio_write(tp, 0x19, 0x4410);
++ mdio_write(tp, 0x15, 0x0143);
++ mdio_write(tp, 0x19, 0x7c0c);
++ mdio_write(tp, 0x15, 0x0144);
++ mdio_write(tp, 0x19, 0x600c);
++ mdio_write(tp, 0x15, 0x0145);
++ mdio_write(tp, 0x19, 0x9b00);
++ mdio_write(tp, 0x15, 0x0146);
++ mdio_write(tp, 0x19, 0xa68f);
++ mdio_write(tp, 0x15, 0x0147);
++ mdio_write(tp, 0x19, 0x3116);
++ mdio_write(tp, 0x15, 0x0148);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0149);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x014a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x014b);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x014c);
++ mdio_write(tp, 0x19, 0x4804);
++ mdio_write(tp, 0x15, 0x014d);
++ mdio_write(tp, 0x19, 0x54c0);
++ mdio_write(tp, 0x15, 0x014e);
++ mdio_write(tp, 0x19, 0xb703);
++ mdio_write(tp, 0x15, 0x014f);
++ mdio_write(tp, 0x19, 0x5cff);
++ mdio_write(tp, 0x15, 0x0150);
++ mdio_write(tp, 0x19, 0x315f);
++ mdio_write(tp, 0x15, 0x0151);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0152);
++ mdio_write(tp, 0x19, 0x74f8);
++ mdio_write(tp, 0x15, 0x0153);
++ mdio_write(tp, 0x19, 0x6421);
++ mdio_write(tp, 0x15, 0x0154);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0155);
++ mdio_write(tp, 0x19, 0x6000);
++ mdio_write(tp, 0x15, 0x0156);
++ mdio_write(tp, 0x19, 0x4003);
++ mdio_write(tp, 0x15, 0x0157);
++ mdio_write(tp, 0x19, 0x4418);
++ mdio_write(tp, 0x15, 0x0158);
++ mdio_write(tp, 0x19, 0x9b00);
++ mdio_write(tp, 0x15, 0x0159);
++ mdio_write(tp, 0x19, 0x6461);
++ mdio_write(tp, 0x15, 0x015a);
++ mdio_write(tp, 0x19, 0x64e1);
++ mdio_write(tp, 0x15, 0x015b);
++ mdio_write(tp, 0x19, 0x7c20);
++ mdio_write(tp, 0x15, 0x015c);
++ mdio_write(tp, 0x19, 0x5820);
++ mdio_write(tp, 0x15, 0x015d);
++ mdio_write(tp, 0x19, 0x5ccf);
++ mdio_write(tp, 0x15, 0x015e);
++ mdio_write(tp, 0x19, 0x7050);
++ mdio_write(tp, 0x15, 0x015f);
++ mdio_write(tp, 0x19, 0xd9b8);
++ mdio_write(tp, 0x15, 0x0160);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x0161);
++ mdio_write(tp, 0x19, 0xdab1);
++ mdio_write(tp, 0x15, 0x0162);
++ mdio_write(tp, 0x19, 0x0015);
++ mdio_write(tp, 0x15, 0x0163);
++ mdio_write(tp, 0x19, 0xc244);
++ mdio_write(tp, 0x15, 0x0164);
++ mdio_write(tp, 0x19, 0x0013);
++ mdio_write(tp, 0x15, 0x0165);
++ mdio_write(tp, 0x19, 0xc021);
++ mdio_write(tp, 0x15, 0x0166);
++ mdio_write(tp, 0x19, 0x00f9);
++ mdio_write(tp, 0x15, 0x0167);
++ mdio_write(tp, 0x19, 0x3177);
++ mdio_write(tp, 0x15, 0x0168);
++ mdio_write(tp, 0x19, 0x5cf7);
++ mdio_write(tp, 0x15, 0x0169);
++ mdio_write(tp, 0x19, 0x4010);
++ mdio_write(tp, 0x15, 0x016a);
++ mdio_write(tp, 0x19, 0x4428);
++ mdio_write(tp, 0x15, 0x016b);
++ mdio_write(tp, 0x19, 0x9c00);
++ mdio_write(tp, 0x15, 0x016c);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x016d);
++ mdio_write(tp, 0x19, 0x6008);
++ mdio_write(tp, 0x15, 0x016e);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x016f);
++ mdio_write(tp, 0x19, 0x74f0);
++ mdio_write(tp, 0x15, 0x0170);
++ mdio_write(tp, 0x19, 0x6461);
++ mdio_write(tp, 0x15, 0x0171);
++ mdio_write(tp, 0x19, 0x6421);
++ mdio_write(tp, 0x15, 0x0172);
++ mdio_write(tp, 0x19, 0x64a1);
++ mdio_write(tp, 0x15, 0x0173);
++ mdio_write(tp, 0x19, 0x3116);
++ mdio_write(tp, 0x15, 0x0174);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0175);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0176);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0177);
++ mdio_write(tp, 0x19, 0x4805);
++ mdio_write(tp, 0x15, 0x0178);
++ mdio_write(tp, 0x19, 0xa103);
++ mdio_write(tp, 0x15, 0x0179);
++ mdio_write(tp, 0x19, 0x7c02);
++ mdio_write(tp, 0x15, 0x017a);
++ mdio_write(tp, 0x19, 0x6002);
++ mdio_write(tp, 0x15, 0x017b);
++ mdio_write(tp, 0x19, 0x7e00);
++ mdio_write(tp, 0x15, 0x017c);
++ mdio_write(tp, 0x19, 0x5400);
++ mdio_write(tp, 0x15, 0x017d);
++ mdio_write(tp, 0x19, 0x7c6b);
++ mdio_write(tp, 0x15, 0x017e);
++ mdio_write(tp, 0x19, 0x5c63);
++ mdio_write(tp, 0x15, 0x017f);
++ mdio_write(tp, 0x19, 0x407d);
++ mdio_write(tp, 0x15, 0x0180);
++ mdio_write(tp, 0x19, 0xa602);
++ mdio_write(tp, 0x15, 0x0181);
++ mdio_write(tp, 0x19, 0x4001);
++ mdio_write(tp, 0x15, 0x0182);
++ mdio_write(tp, 0x19, 0x4420);
++ mdio_write(tp, 0x15, 0x0183);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x0184);
++ mdio_write(tp, 0x19, 0x44a1);
++ mdio_write(tp, 0x15, 0x0185);
++ mdio_write(tp, 0x19, 0xd6e0);
++ mdio_write(tp, 0x15, 0x0186);
++ mdio_write(tp, 0x19, 0x0009);
++ mdio_write(tp, 0x15, 0x0187);
++ mdio_write(tp, 0x19, 0x9efe);
++ mdio_write(tp, 0x15, 0x0188);
++ mdio_write(tp, 0x19, 0x7c02);
++ mdio_write(tp, 0x15, 0x0189);
++ mdio_write(tp, 0x19, 0x6000);
++ mdio_write(tp, 0x15, 0x018a);
++ mdio_write(tp, 0x19, 0x9c00);
++ mdio_write(tp, 0x15, 0x018b);
++ mdio_write(tp, 0x19, 0x318f);
++ mdio_write(tp, 0x15, 0x018c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x018d);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x018e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x018f);
++ mdio_write(tp, 0x19, 0x4806);
++ mdio_write(tp, 0x15, 0x0190);
++ mdio_write(tp, 0x19, 0x7c10);
++ mdio_write(tp, 0x15, 0x0191);
++ mdio_write(tp, 0x19, 0x5c10);
++ mdio_write(tp, 0x15, 0x0192);
++ mdio_write(tp, 0x19, 0x40fa);
++ mdio_write(tp, 0x15, 0x0193);
++ mdio_write(tp, 0x19, 0xa602);
++ mdio_write(tp, 0x15, 0x0194);
++ mdio_write(tp, 0x19, 0x4010);
++ mdio_write(tp, 0x15, 0x0195);
++ mdio_write(tp, 0x19, 0x4440);
++ mdio_write(tp, 0x15, 0x0196);
++ mdio_write(tp, 0x19, 0x9d00);
++ mdio_write(tp, 0x15, 0x0197);
++ mdio_write(tp, 0x19, 0x7c80);
++ mdio_write(tp, 0x15, 0x0198);
++ mdio_write(tp, 0x19, 0x6400);
++ mdio_write(tp, 0x15, 0x0199);
++ mdio_write(tp, 0x19, 0x4003);
++ mdio_write(tp, 0x15, 0x019a);
++ mdio_write(tp, 0x19, 0x4540);
++ mdio_write(tp, 0x15, 0x019b);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x019c);
++ mdio_write(tp, 0x19, 0x6008);
++ mdio_write(tp, 0x15, 0x019d);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x019e);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x019f);
++ mdio_write(tp, 0x19, 0x6400);
++ mdio_write(tp, 0x15, 0x01a0);
++ mdio_write(tp, 0x19, 0x7c80);
++ mdio_write(tp, 0x15, 0x01a1);
++ mdio_write(tp, 0x19, 0x6480);
++ mdio_write(tp, 0x15, 0x01a2);
++ mdio_write(tp, 0x19, 0x3140);
++ mdio_write(tp, 0x15, 0x01a3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01a4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01a5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01a6);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x01a7);
++ mdio_write(tp, 0x19, 0x7c0b);
++ mdio_write(tp, 0x15, 0x01a8);
++ mdio_write(tp, 0x19, 0x6c01);
++ mdio_write(tp, 0x15, 0x01a9);
++ mdio_write(tp, 0x19, 0x64a8);
++ mdio_write(tp, 0x15, 0x01aa);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x01ab);
++ mdio_write(tp, 0x19, 0x5cf0);
++ mdio_write(tp, 0x15, 0x01ac);
++ mdio_write(tp, 0x19, 0x588f);
++ mdio_write(tp, 0x15, 0x01ad);
++ mdio_write(tp, 0x19, 0xb628);
++ mdio_write(tp, 0x15, 0x01ae);
++ mdio_write(tp, 0x19, 0xc053);
++ mdio_write(tp, 0x15, 0x01af);
++ mdio_write(tp, 0x19, 0x0026);
++ mdio_write(tp, 0x15, 0x01b0);
++ mdio_write(tp, 0x19, 0xc02d);
++ mdio_write(tp, 0x15, 0x01b1);
++ mdio_write(tp, 0x19, 0x0024);
++ mdio_write(tp, 0x15, 0x01b2);
++ mdio_write(tp, 0x19, 0xc603);
++ mdio_write(tp, 0x15, 0x01b3);
++ mdio_write(tp, 0x19, 0x0022);
++ mdio_write(tp, 0x15, 0x01b4);
++ mdio_write(tp, 0x19, 0x8cf9);
++ mdio_write(tp, 0x15, 0x01b5);
++ mdio_write(tp, 0x19, 0x31ba);
++ mdio_write(tp, 0x15, 0x01b6);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01b7);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01b8);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01b9);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01ba);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x01bb);
++ mdio_write(tp, 0x19, 0x5420);
++ mdio_write(tp, 0x15, 0x01bc);
++ mdio_write(tp, 0x19, 0x4811);
++ mdio_write(tp, 0x15, 0x01bd);
++ mdio_write(tp, 0x19, 0x5000);
++ mdio_write(tp, 0x15, 0x01be);
++ mdio_write(tp, 0x19, 0x4801);
++ mdio_write(tp, 0x15, 0x01bf);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x01c0);
++ mdio_write(tp, 0x19, 0x31f5);
++ mdio_write(tp, 0x15, 0x01c1);
++ mdio_write(tp, 0x19, 0xb614);
++ mdio_write(tp, 0x15, 0x01c2);
++ mdio_write(tp, 0x19, 0x8ce4);
++ mdio_write(tp, 0x15, 0x01c3);
++ mdio_write(tp, 0x19, 0xb30c);
++ mdio_write(tp, 0x15, 0x01c4);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x01c5);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x01c6);
++ mdio_write(tp, 0x19, 0x8206);
++ mdio_write(tp, 0x15, 0x01c7);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x01c8);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x01c9);
++ mdio_write(tp, 0x19, 0x7c04);
++ mdio_write(tp, 0x15, 0x01ca);
++ mdio_write(tp, 0x19, 0x7404);
++ mdio_write(tp, 0x15, 0x01cb);
++ mdio_write(tp, 0x19, 0x31c0);
++ mdio_write(tp, 0x15, 0x01cc);
++ mdio_write(tp, 0x19, 0x7c04);
++ mdio_write(tp, 0x15, 0x01cd);
++ mdio_write(tp, 0x19, 0x7400);
++ mdio_write(tp, 0x15, 0x01ce);
++ mdio_write(tp, 0x19, 0x31c0);
++ mdio_write(tp, 0x15, 0x01cf);
++ mdio_write(tp, 0x19, 0x8df1);
++ mdio_write(tp, 0x15, 0x01d0);
++ mdio_write(tp, 0x19, 0x3248);
++ mdio_write(tp, 0x15, 0x01d1);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01d2);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01d3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01d4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01d5);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x01d6);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x01d7);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x01d8);
++ mdio_write(tp, 0x19, 0x7670);
++ mdio_write(tp, 0x15, 0x01d9);
++ mdio_write(tp, 0x19, 0x4023);
++ mdio_write(tp, 0x15, 0x01da);
++ mdio_write(tp, 0x19, 0x4500);
++ mdio_write(tp, 0x15, 0x01db);
++ mdio_write(tp, 0x19, 0x4069);
++ mdio_write(tp, 0x15, 0x01dc);
++ mdio_write(tp, 0x19, 0x4580);
++ mdio_write(tp, 0x15, 0x01dd);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x01de);
++ mdio_write(tp, 0x19, 0xcff5);
++ mdio_write(tp, 0x15, 0x01df);
++ mdio_write(tp, 0x19, 0x00ff);
++ mdio_write(tp, 0x15, 0x01e0);
++ mdio_write(tp, 0x19, 0x76f0);
++ mdio_write(tp, 0x15, 0x01e1);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x01e2);
++ mdio_write(tp, 0x19, 0x4023);
++ mdio_write(tp, 0x15, 0x01e3);
++ mdio_write(tp, 0x19, 0x4500);
++ mdio_write(tp, 0x15, 0x01e4);
++ mdio_write(tp, 0x19, 0x4069);
++ mdio_write(tp, 0x15, 0x01e5);
++ mdio_write(tp, 0x19, 0x4580);
++ mdio_write(tp, 0x15, 0x01e6);
++ mdio_write(tp, 0x19, 0x9f00);
++ mdio_write(tp, 0x15, 0x01e7);
++ mdio_write(tp, 0x19, 0xd0f5);
++ mdio_write(tp, 0x15, 0x01e8);
++ mdio_write(tp, 0x19, 0x00ff);
++ mdio_write(tp, 0x15, 0x01e9);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x01ea);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x01eb);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x01ec);
++ mdio_write(tp, 0x19, 0x66a0);
++ mdio_write(tp, 0x15, 0x01ed);
++ mdio_write(tp, 0x19, 0x8300);
++ mdio_write(tp, 0x15, 0x01ee);
++ mdio_write(tp, 0x19, 0x74f0);
++ mdio_write(tp, 0x15, 0x01ef);
++ mdio_write(tp, 0x19, 0x3006);
++ mdio_write(tp, 0x15, 0x01f0);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01f1);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01f2);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01f3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01f4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x01f5);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x01f6);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x01f7);
++ mdio_write(tp, 0x19, 0x409d);
++ mdio_write(tp, 0x15, 0x01f8);
++ mdio_write(tp, 0x19, 0x7c87);
++ mdio_write(tp, 0x15, 0x01f9);
++ mdio_write(tp, 0x19, 0xae14);
++ mdio_write(tp, 0x15, 0x01fa);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x01fb);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x01fc);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x01fd);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x01fe);
++ mdio_write(tp, 0x19, 0x980e);
++ mdio_write(tp, 0x15, 0x01ff);
++ mdio_write(tp, 0x19, 0x930c);
++ mdio_write(tp, 0x15, 0x0200);
++ mdio_write(tp, 0x19, 0x9206);
++ mdio_write(tp, 0x15, 0x0201);
++ mdio_write(tp, 0x19, 0x4002);
++ mdio_write(tp, 0x15, 0x0202);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0203);
++ mdio_write(tp, 0x19, 0x588f);
++ mdio_write(tp, 0x15, 0x0204);
++ mdio_write(tp, 0x19, 0x5520);
++ mdio_write(tp, 0x15, 0x0205);
++ mdio_write(tp, 0x19, 0x320c);
++ mdio_write(tp, 0x15, 0x0206);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x15, 0x0207);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0208);
++ mdio_write(tp, 0x19, 0x588d);
++ mdio_write(tp, 0x15, 0x0209);
++ mdio_write(tp, 0x19, 0x5500);
++ mdio_write(tp, 0x15, 0x020a);
++ mdio_write(tp, 0x19, 0x320c);
++ mdio_write(tp, 0x15, 0x020b);
++ mdio_write(tp, 0x19, 0x4002);
++ mdio_write(tp, 0x15, 0x020c);
++ mdio_write(tp, 0x19, 0x3220);
++ mdio_write(tp, 0x15, 0x020d);
++ mdio_write(tp, 0x19, 0x4480);
++ mdio_write(tp, 0x15, 0x020e);
++ mdio_write(tp, 0x19, 0x9e03);
++ mdio_write(tp, 0x15, 0x020f);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x0210);
++ mdio_write(tp, 0x19, 0x6840);
++ mdio_write(tp, 0x15, 0x0211);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x0212);
++ mdio_write(tp, 0x19, 0x980e);
++ mdio_write(tp, 0x15, 0x0213);
++ mdio_write(tp, 0x19, 0x930c);
++ mdio_write(tp, 0x15, 0x0214);
++ mdio_write(tp, 0x19, 0x9206);
++ mdio_write(tp, 0x15, 0x0215);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x15, 0x0216);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0217);
++ mdio_write(tp, 0x19, 0x588f);
++ mdio_write(tp, 0x15, 0x0218);
++ mdio_write(tp, 0x19, 0x5520);
++ mdio_write(tp, 0x15, 0x0219);
++ mdio_write(tp, 0x19, 0x3220);
++ mdio_write(tp, 0x15, 0x021a);
++ mdio_write(tp, 0x19, 0x4002);
++ mdio_write(tp, 0x15, 0x021b);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x021c);
++ mdio_write(tp, 0x19, 0x588d);
++ mdio_write(tp, 0x15, 0x021d);
++ mdio_write(tp, 0x19, 0x5540);
++ mdio_write(tp, 0x15, 0x021e);
++ mdio_write(tp, 0x19, 0x3220);
++ mdio_write(tp, 0x15, 0x021f);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x15, 0x0220);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0221);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0222);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0223);
++ mdio_write(tp, 0x19, 0x3231);
++ mdio_write(tp, 0x15, 0x0224);
++ mdio_write(tp, 0x19, 0xab06);
++ mdio_write(tp, 0x15, 0x0225);
++ mdio_write(tp, 0x19, 0xbf08);
++ mdio_write(tp, 0x15, 0x0226);
++ mdio_write(tp, 0x19, 0x4076);
++ mdio_write(tp, 0x15, 0x0227);
++ mdio_write(tp, 0x19, 0x7d07);
++ mdio_write(tp, 0x15, 0x0228);
++ mdio_write(tp, 0x19, 0x4502);
++ mdio_write(tp, 0x15, 0x0229);
++ mdio_write(tp, 0x19, 0x3231);
++ mdio_write(tp, 0x15, 0x022a);
++ mdio_write(tp, 0x19, 0x7d80);
++ mdio_write(tp, 0x15, 0x022b);
++ mdio_write(tp, 0x19, 0x5180);
++ mdio_write(tp, 0x15, 0x022c);
++ mdio_write(tp, 0x19, 0x322f);
++ mdio_write(tp, 0x15, 0x022d);
++ mdio_write(tp, 0x19, 0x7d80);
++ mdio_write(tp, 0x15, 0x022e);
++ mdio_write(tp, 0x19, 0x5000);
++ mdio_write(tp, 0x15, 0x022f);
++ mdio_write(tp, 0x19, 0x7d07);
++ mdio_write(tp, 0x15, 0x0230);
++ mdio_write(tp, 0x19, 0x4402);
++ mdio_write(tp, 0x15, 0x0231);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0232);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x0233);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0234);
++ mdio_write(tp, 0x19, 0xb309);
++ mdio_write(tp, 0x15, 0x0235);
++ mdio_write(tp, 0x19, 0xb204);
++ mdio_write(tp, 0x15, 0x0236);
++ mdio_write(tp, 0x19, 0xb105);
++ mdio_write(tp, 0x15, 0x0237);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0238);
++ mdio_write(tp, 0x19, 0x31c1);
++ mdio_write(tp, 0x15, 0x0239);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x023a);
++ mdio_write(tp, 0x19, 0x3261);
++ mdio_write(tp, 0x15, 0x023b);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x023c);
++ mdio_write(tp, 0x19, 0x3250);
++ mdio_write(tp, 0x15, 0x023d);
++ mdio_write(tp, 0x19, 0xb203);
++ mdio_write(tp, 0x15, 0x023e);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x023f);
++ mdio_write(tp, 0x19, 0x327a);
++ mdio_write(tp, 0x15, 0x0240);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0241);
++ mdio_write(tp, 0x19, 0x3293);
++ mdio_write(tp, 0x15, 0x0242);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0243);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0244);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0245);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0246);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0247);
++ mdio_write(tp, 0x19, 0x32a3);
++ mdio_write(tp, 0x15, 0x0248);
++ mdio_write(tp, 0x19, 0x5520);
++ mdio_write(tp, 0x15, 0x0249);
++ mdio_write(tp, 0x19, 0x403d);
++ mdio_write(tp, 0x15, 0x024a);
++ mdio_write(tp, 0x19, 0x440c);
++ mdio_write(tp, 0x15, 0x024b);
++ mdio_write(tp, 0x19, 0x4812);
++ mdio_write(tp, 0x15, 0x024c);
++ mdio_write(tp, 0x19, 0x5001);
++ mdio_write(tp, 0x15, 0x024d);
++ mdio_write(tp, 0x19, 0x4802);
++ mdio_write(tp, 0x15, 0x024e);
++ mdio_write(tp, 0x19, 0x6880);
++ mdio_write(tp, 0x15, 0x024f);
++ mdio_write(tp, 0x19, 0x31f5);
++ mdio_write(tp, 0x15, 0x0250);
++ mdio_write(tp, 0x19, 0xb685);
++ mdio_write(tp, 0x15, 0x0251);
++ mdio_write(tp, 0x19, 0x801c);
++ mdio_write(tp, 0x15, 0x0252);
++ mdio_write(tp, 0x19, 0xbaf5);
++ mdio_write(tp, 0x15, 0x0253);
++ mdio_write(tp, 0x19, 0xc07c);
++ mdio_write(tp, 0x15, 0x0254);
++ mdio_write(tp, 0x19, 0x00fb);
++ mdio_write(tp, 0x15, 0x0255);
++ mdio_write(tp, 0x19, 0x325a);
++ mdio_write(tp, 0x15, 0x0256);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0257);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0258);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0259);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x025a);
++ mdio_write(tp, 0x19, 0x481a);
++ mdio_write(tp, 0x15, 0x025b);
++ mdio_write(tp, 0x19, 0x5001);
++ mdio_write(tp, 0x15, 0x025c);
++ mdio_write(tp, 0x19, 0x401b);
++ mdio_write(tp, 0x15, 0x025d);
++ mdio_write(tp, 0x19, 0x480a);
++ mdio_write(tp, 0x15, 0x025e);
++ mdio_write(tp, 0x19, 0x4418);
++ mdio_write(tp, 0x15, 0x025f);
++ mdio_write(tp, 0x19, 0x6900);
++ mdio_write(tp, 0x15, 0x0260);
++ mdio_write(tp, 0x19, 0x31f5);
++ mdio_write(tp, 0x15, 0x0261);
++ mdio_write(tp, 0x19, 0xb64b);
++ mdio_write(tp, 0x15, 0x0262);
++ mdio_write(tp, 0x19, 0xdb00);
++ mdio_write(tp, 0x15, 0x0263);
++ mdio_write(tp, 0x19, 0x0048);
++ mdio_write(tp, 0x15, 0x0264);
++ mdio_write(tp, 0x19, 0xdb7d);
++ mdio_write(tp, 0x15, 0x0265);
++ mdio_write(tp, 0x19, 0x0002);
++ mdio_write(tp, 0x15, 0x0266);
++ mdio_write(tp, 0x19, 0xa0fa);
++ mdio_write(tp, 0x15, 0x0267);
++ mdio_write(tp, 0x19, 0x4408);
++ mdio_write(tp, 0x15, 0x0268);
++ mdio_write(tp, 0x19, 0x3248);
++ mdio_write(tp, 0x15, 0x0269);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x026a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x026b);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x026c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x026d);
++ mdio_write(tp, 0x19, 0xb806);
++ mdio_write(tp, 0x15, 0x026e);
++ mdio_write(tp, 0x19, 0x588d);
++ mdio_write(tp, 0x15, 0x026f);
++ mdio_write(tp, 0x19, 0x5500);
++ mdio_write(tp, 0x15, 0x0270);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x0271);
++ mdio_write(tp, 0x19, 0x4002);
++ mdio_write(tp, 0x15, 0x0272);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0273);
++ mdio_write(tp, 0x19, 0x4814);
++ mdio_write(tp, 0x15, 0x0274);
++ mdio_write(tp, 0x19, 0x500b);
++ mdio_write(tp, 0x15, 0x0275);
++ mdio_write(tp, 0x19, 0x4804);
++ mdio_write(tp, 0x15, 0x0276);
++ mdio_write(tp, 0x19, 0x40c4);
++ mdio_write(tp, 0x15, 0x0277);
++ mdio_write(tp, 0x19, 0x4425);
++ mdio_write(tp, 0x15, 0x0278);
++ mdio_write(tp, 0x19, 0x6a00);
++ mdio_write(tp, 0x15, 0x0279);
++ mdio_write(tp, 0x19, 0x31f5);
++ mdio_write(tp, 0x15, 0x027a);
++ mdio_write(tp, 0x19, 0xb632);
++ mdio_write(tp, 0x15, 0x027b);
++ mdio_write(tp, 0x19, 0xdc03);
++ mdio_write(tp, 0x15, 0x027c);
++ mdio_write(tp, 0x19, 0x0027);
++ mdio_write(tp, 0x15, 0x027d);
++ mdio_write(tp, 0x19, 0x80fc);
++ mdio_write(tp, 0x15, 0x027e);
++ mdio_write(tp, 0x19, 0x3283);
++ mdio_write(tp, 0x15, 0x027f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0280);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0281);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0282);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0283);
++ mdio_write(tp, 0x19, 0xb806);
++ mdio_write(tp, 0x15, 0x0284);
++ mdio_write(tp, 0x19, 0x588f);
++ mdio_write(tp, 0x15, 0x0285);
++ mdio_write(tp, 0x19, 0x5520);
++ mdio_write(tp, 0x15, 0x0286);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x0287);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x15, 0x0288);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0289);
++ mdio_write(tp, 0x19, 0x4818);
++ mdio_write(tp, 0x15, 0x028a);
++ mdio_write(tp, 0x19, 0x5051);
++ mdio_write(tp, 0x15, 0x028b);
++ mdio_write(tp, 0x19, 0x4808);
++ mdio_write(tp, 0x15, 0x028c);
++ mdio_write(tp, 0x19, 0x4050);
++ mdio_write(tp, 0x15, 0x028d);
++ mdio_write(tp, 0x19, 0x4462);
++ mdio_write(tp, 0x15, 0x028e);
++ mdio_write(tp, 0x19, 0x40c4);
++ mdio_write(tp, 0x15, 0x028f);
++ mdio_write(tp, 0x19, 0x4473);
++ mdio_write(tp, 0x15, 0x0290);
++ mdio_write(tp, 0x19, 0x5041);
++ mdio_write(tp, 0x15, 0x0291);
++ mdio_write(tp, 0x19, 0x6b00);
++ mdio_write(tp, 0x15, 0x0292);
++ mdio_write(tp, 0x19, 0x31f5);
++ mdio_write(tp, 0x15, 0x0293);
++ mdio_write(tp, 0x19, 0xb619);
++ mdio_write(tp, 0x15, 0x0294);
++ mdio_write(tp, 0x19, 0x80d9);
++ mdio_write(tp, 0x15, 0x0295);
++ mdio_write(tp, 0x19, 0xbd06);
++ mdio_write(tp, 0x15, 0x0296);
++ mdio_write(tp, 0x19, 0xbb0d);
++ mdio_write(tp, 0x15, 0x0297);
++ mdio_write(tp, 0x19, 0xaf14);
++ mdio_write(tp, 0x15, 0x0298);
++ mdio_write(tp, 0x19, 0x8efa);
++ mdio_write(tp, 0x15, 0x0299);
++ mdio_write(tp, 0x19, 0x5049);
++ mdio_write(tp, 0x15, 0x029a);
++ mdio_write(tp, 0x19, 0x3248);
++ mdio_write(tp, 0x15, 0x029b);
++ mdio_write(tp, 0x19, 0x4c10);
++ mdio_write(tp, 0x15, 0x029c);
++ mdio_write(tp, 0x19, 0x44b0);
++ mdio_write(tp, 0x15, 0x029d);
++ mdio_write(tp, 0x19, 0x4c00);
++ mdio_write(tp, 0x15, 0x029e);
++ mdio_write(tp, 0x19, 0x3292);
++ mdio_write(tp, 0x15, 0x029f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02a0);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02a1);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02a2);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02a3);
++ mdio_write(tp, 0x19, 0x481f);
++ mdio_write(tp, 0x15, 0x02a4);
++ mdio_write(tp, 0x19, 0x5005);
++ mdio_write(tp, 0x15, 0x02a5);
++ mdio_write(tp, 0x19, 0x480f);
++ mdio_write(tp, 0x15, 0x02a6);
++ mdio_write(tp, 0x19, 0xac00);
++ mdio_write(tp, 0x15, 0x02a7);
++ mdio_write(tp, 0x19, 0x31a6);
++ mdio_write(tp, 0x15, 0x02a8);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02a9);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02aa);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02ab);
++ mdio_write(tp, 0x19, 0x31ba);
++ mdio_write(tp, 0x15, 0x02ac);
++ mdio_write(tp, 0x19, 0x31d5);
++ mdio_write(tp, 0x15, 0x02ad);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02ae);
++ mdio_write(tp, 0x19, 0x5cf0);
++ mdio_write(tp, 0x15, 0x02af);
++ mdio_write(tp, 0x19, 0x588c);
++ mdio_write(tp, 0x15, 0x02b0);
++ mdio_write(tp, 0x19, 0x542f);
++ mdio_write(tp, 0x15, 0x02b1);
++ mdio_write(tp, 0x19, 0x7ffb);
++ mdio_write(tp, 0x15, 0x02b2);
++ mdio_write(tp, 0x19, 0x6ff8);
++ mdio_write(tp, 0x15, 0x02b3);
++ mdio_write(tp, 0x19, 0x64a4);
++ mdio_write(tp, 0x15, 0x02b4);
++ mdio_write(tp, 0x19, 0x64a0);
++ mdio_write(tp, 0x15, 0x02b5);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x02b6);
++ mdio_write(tp, 0x19, 0x4400);
++ mdio_write(tp, 0x15, 0x02b7);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x02b8);
++ mdio_write(tp, 0x19, 0x4480);
++ mdio_write(tp, 0x15, 0x02b9);
++ mdio_write(tp, 0x19, 0x9e00);
++ mdio_write(tp, 0x15, 0x02ba);
++ mdio_write(tp, 0x19, 0x4891);
++ mdio_write(tp, 0x15, 0x02bb);
++ mdio_write(tp, 0x19, 0x4cc0);
++ mdio_write(tp, 0x15, 0x02bc);
++ mdio_write(tp, 0x19, 0x4801);
++ mdio_write(tp, 0x15, 0x02bd);
++ mdio_write(tp, 0x19, 0xa609);
++ mdio_write(tp, 0x15, 0x02be);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x02bf);
++ mdio_write(tp, 0x19, 0x004e);
++ mdio_write(tp, 0x15, 0x02c0);
++ mdio_write(tp, 0x19, 0x87fe);
++ mdio_write(tp, 0x15, 0x02c1);
++ mdio_write(tp, 0x19, 0x32c6);
++ mdio_write(tp, 0x15, 0x02c2);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02c3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02c4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02c5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02c6);
++ mdio_write(tp, 0x19, 0x48b2);
++ mdio_write(tp, 0x15, 0x02c7);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x02c8);
++ mdio_write(tp, 0x19, 0x4822);
++ mdio_write(tp, 0x15, 0x02c9);
++ mdio_write(tp, 0x19, 0x4488);
++ mdio_write(tp, 0x15, 0x02ca);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x02cb);
++ mdio_write(tp, 0x19, 0x0042);
++ mdio_write(tp, 0x15, 0x02cc);
++ mdio_write(tp, 0x19, 0x8203);
++ mdio_write(tp, 0x15, 0x02cd);
++ mdio_write(tp, 0x19, 0x4cc8);
++ mdio_write(tp, 0x15, 0x02ce);
++ mdio_write(tp, 0x19, 0x32d0);
++ mdio_write(tp, 0x15, 0x02cf);
++ mdio_write(tp, 0x19, 0x4cc0);
++ mdio_write(tp, 0x15, 0x02d0);
++ mdio_write(tp, 0x19, 0xc4d4);
++ mdio_write(tp, 0x15, 0x02d1);
++ mdio_write(tp, 0x19, 0x00f9);
++ mdio_write(tp, 0x15, 0x02d2);
++ mdio_write(tp, 0x19, 0xa51a);
++ mdio_write(tp, 0x15, 0x02d3);
++ mdio_write(tp, 0x19, 0x32d9);
++ mdio_write(tp, 0x15, 0x02d4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02d5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02d6);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02d7);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02d8);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02d9);
++ mdio_write(tp, 0x19, 0x48b3);
++ mdio_write(tp, 0x15, 0x02da);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x02db);
++ mdio_write(tp, 0x19, 0x4823);
++ mdio_write(tp, 0x15, 0x02dc);
++ mdio_write(tp, 0x19, 0x4410);
++ mdio_write(tp, 0x15, 0x02dd);
++ mdio_write(tp, 0x19, 0xb630);
++ mdio_write(tp, 0x15, 0x02de);
++ mdio_write(tp, 0x19, 0x7dc8);
++ mdio_write(tp, 0x15, 0x02df);
++ mdio_write(tp, 0x19, 0x8203);
++ mdio_write(tp, 0x15, 0x02e0);
++ mdio_write(tp, 0x19, 0x4c48);
++ mdio_write(tp, 0x15, 0x02e1);
++ mdio_write(tp, 0x19, 0x32e3);
++ mdio_write(tp, 0x15, 0x02e2);
++ mdio_write(tp, 0x19, 0x4c40);
++ mdio_write(tp, 0x15, 0x02e3);
++ mdio_write(tp, 0x19, 0x9bfa);
++ mdio_write(tp, 0x15, 0x02e4);
++ mdio_write(tp, 0x19, 0x84ca);
++ mdio_write(tp, 0x15, 0x02e5);
++ mdio_write(tp, 0x19, 0x85f8);
++ mdio_write(tp, 0x15, 0x02e6);
++ mdio_write(tp, 0x19, 0x32ec);
++ mdio_write(tp, 0x15, 0x02e7);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02e8);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02e9);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02ea);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02eb);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x02ec);
++ mdio_write(tp, 0x19, 0x48d4);
++ mdio_write(tp, 0x15, 0x02ed);
++ mdio_write(tp, 0x19, 0x4020);
++ mdio_write(tp, 0x15, 0x02ee);
++ mdio_write(tp, 0x19, 0x4844);
++ mdio_write(tp, 0x15, 0x02ef);
++ mdio_write(tp, 0x19, 0x4420);
++ mdio_write(tp, 0x15, 0x02f0);
++ mdio_write(tp, 0x19, 0x6800);
++ mdio_write(tp, 0x15, 0x02f1);
++ mdio_write(tp, 0x19, 0x7dc0);
++ mdio_write(tp, 0x15, 0x02f2);
++ mdio_write(tp, 0x19, 0x4c40);
++ mdio_write(tp, 0x15, 0x02f3);
++ mdio_write(tp, 0x19, 0x7c0b);
++ mdio_write(tp, 0x15, 0x02f4);
++ mdio_write(tp, 0x19, 0x6c08);
++ mdio_write(tp, 0x15, 0x02f5);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x02f6);
++ mdio_write(tp, 0x19, 0x9cfd);
++ mdio_write(tp, 0x15, 0x02f7);
++ mdio_write(tp, 0x19, 0xb616);
++ mdio_write(tp, 0x15, 0x02f8);
++ mdio_write(tp, 0x19, 0xc42b);
++ mdio_write(tp, 0x15, 0x02f9);
++ mdio_write(tp, 0x19, 0x00e0);
++ mdio_write(tp, 0x15, 0x02fa);
++ mdio_write(tp, 0x19, 0xc455);
++ mdio_write(tp, 0x15, 0x02fb);
++ mdio_write(tp, 0x19, 0x00b3);
++ mdio_write(tp, 0x15, 0x02fc);
++ mdio_write(tp, 0x19, 0xb20a);
++ mdio_write(tp, 0x15, 0x02fd);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x02fe);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x02ff);
++ mdio_write(tp, 0x19, 0x8204);
++ mdio_write(tp, 0x15, 0x0300);
++ mdio_write(tp, 0x19, 0x7c04);
++ mdio_write(tp, 0x15, 0x0301);
++ mdio_write(tp, 0x19, 0x7404);
++ mdio_write(tp, 0x15, 0x0302);
++ mdio_write(tp, 0x19, 0x32f3);
++ mdio_write(tp, 0x15, 0x0303);
++ mdio_write(tp, 0x19, 0x7c04);
++ mdio_write(tp, 0x15, 0x0304);
++ mdio_write(tp, 0x19, 0x7400);
++ mdio_write(tp, 0x15, 0x0305);
++ mdio_write(tp, 0x19, 0x32f3);
++ mdio_write(tp, 0x15, 0x0306);
++ mdio_write(tp, 0x19, 0xefed);
++ mdio_write(tp, 0x15, 0x0307);
++ mdio_write(tp, 0x19, 0x3342);
++ mdio_write(tp, 0x15, 0x0308);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0309);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x030a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x030b);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x030c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x030d);
++ mdio_write(tp, 0x19, 0x3006);
++ mdio_write(tp, 0x15, 0x030e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x030f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0310);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0311);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0312);
++ mdio_write(tp, 0x19, 0xa207);
++ mdio_write(tp, 0x15, 0x0313);
++ mdio_write(tp, 0x19, 0x4c00);
++ mdio_write(tp, 0x15, 0x0314);
++ mdio_write(tp, 0x19, 0x3322);
++ mdio_write(tp, 0x15, 0x0315);
++ mdio_write(tp, 0x19, 0x4041);
++ mdio_write(tp, 0x15, 0x0316);
++ mdio_write(tp, 0x19, 0x7d07);
++ mdio_write(tp, 0x15, 0x0317);
++ mdio_write(tp, 0x19, 0x4502);
++ mdio_write(tp, 0x15, 0x0318);
++ mdio_write(tp, 0x19, 0x3322);
++ mdio_write(tp, 0x15, 0x0319);
++ mdio_write(tp, 0x19, 0x4c08);
++ mdio_write(tp, 0x15, 0x031a);
++ mdio_write(tp, 0x19, 0x3322);
++ mdio_write(tp, 0x15, 0x031b);
++ mdio_write(tp, 0x19, 0x7d80);
++ mdio_write(tp, 0x15, 0x031c);
++ mdio_write(tp, 0x19, 0x5180);
++ mdio_write(tp, 0x15, 0x031d);
++ mdio_write(tp, 0x19, 0x3320);
++ mdio_write(tp, 0x15, 0x031e);
++ mdio_write(tp, 0x19, 0x7d80);
++ mdio_write(tp, 0x15, 0x031f);
++ mdio_write(tp, 0x19, 0x5000);
++ mdio_write(tp, 0x15, 0x0320);
++ mdio_write(tp, 0x19, 0x7d07);
++ mdio_write(tp, 0x15, 0x0321);
++ mdio_write(tp, 0x19, 0x4402);
++ mdio_write(tp, 0x15, 0x0322);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0323);
++ mdio_write(tp, 0x19, 0x6c02);
++ mdio_write(tp, 0x15, 0x0324);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x0325);
++ mdio_write(tp, 0x19, 0xb30c);
++ mdio_write(tp, 0x15, 0x0326);
++ mdio_write(tp, 0x19, 0xb206);
++ mdio_write(tp, 0x15, 0x0327);
++ mdio_write(tp, 0x19, 0xb103);
++ mdio_write(tp, 0x15, 0x0328);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0329);
++ mdio_write(tp, 0x19, 0x32f6);
++ mdio_write(tp, 0x15, 0x032a);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x032b);
++ mdio_write(tp, 0x19, 0x3352);
++ mdio_write(tp, 0x15, 0x032c);
++ mdio_write(tp, 0x19, 0xb103);
++ mdio_write(tp, 0x15, 0x032d);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x032e);
++ mdio_write(tp, 0x19, 0x336a);
++ mdio_write(tp, 0x15, 0x032f);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0330);
++ mdio_write(tp, 0x19, 0x3382);
++ mdio_write(tp, 0x15, 0x0331);
++ mdio_write(tp, 0x19, 0xb206);
++ mdio_write(tp, 0x15, 0x0332);
++ mdio_write(tp, 0x19, 0xb103);
++ mdio_write(tp, 0x15, 0x0333);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0334);
++ mdio_write(tp, 0x19, 0x3395);
++ mdio_write(tp, 0x15, 0x0335);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0336);
++ mdio_write(tp, 0x19, 0x33c6);
++ mdio_write(tp, 0x15, 0x0337);
++ mdio_write(tp, 0x19, 0xb103);
++ mdio_write(tp, 0x15, 0x0338);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x0339);
++ mdio_write(tp, 0x19, 0x33d7);
++ mdio_write(tp, 0x15, 0x033a);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x033b);
++ mdio_write(tp, 0x19, 0x33f2);
++ mdio_write(tp, 0x15, 0x033c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x033d);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x033e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x033f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0340);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0341);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0342);
++ mdio_write(tp, 0x19, 0x49b5);
++ mdio_write(tp, 0x15, 0x0343);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x15, 0x0344);
++ mdio_write(tp, 0x19, 0x4d00);
++ mdio_write(tp, 0x15, 0x0345);
++ mdio_write(tp, 0x19, 0x6880);
++ mdio_write(tp, 0x15, 0x0346);
++ mdio_write(tp, 0x19, 0x7c08);
++ mdio_write(tp, 0x15, 0x0347);
++ mdio_write(tp, 0x19, 0x6c08);
++ mdio_write(tp, 0x15, 0x0348);
++ mdio_write(tp, 0x19, 0x4925);
++ mdio_write(tp, 0x15, 0x0349);
++ mdio_write(tp, 0x19, 0x403b);
++ mdio_write(tp, 0x15, 0x034a);
++ mdio_write(tp, 0x19, 0xa602);
++ mdio_write(tp, 0x15, 0x034b);
++ mdio_write(tp, 0x19, 0x402f);
++ mdio_write(tp, 0x15, 0x034c);
++ mdio_write(tp, 0x19, 0x4484);
++ mdio_write(tp, 0x15, 0x034d);
++ mdio_write(tp, 0x19, 0x40c8);
++ mdio_write(tp, 0x15, 0x034e);
++ mdio_write(tp, 0x19, 0x44c4);
++ mdio_write(tp, 0x15, 0x034f);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x0350);
++ mdio_write(tp, 0x19, 0x00bd);
++ mdio_write(tp, 0x15, 0x0351);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x0352);
++ mdio_write(tp, 0x19, 0xc8ed);
++ mdio_write(tp, 0x15, 0x0353);
++ mdio_write(tp, 0x19, 0x00fc);
++ mdio_write(tp, 0x15, 0x0354);
++ mdio_write(tp, 0x19, 0x8221);
++ mdio_write(tp, 0x15, 0x0355);
++ mdio_write(tp, 0x19, 0xd11d);
++ mdio_write(tp, 0x15, 0x0356);
++ mdio_write(tp, 0x19, 0x001f);
++ mdio_write(tp, 0x15, 0x0357);
++ mdio_write(tp, 0x19, 0xde18);
++ mdio_write(tp, 0x15, 0x0358);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x0359);
++ mdio_write(tp, 0x19, 0x91f6);
++ mdio_write(tp, 0x15, 0x035a);
++ mdio_write(tp, 0x19, 0x3360);
++ mdio_write(tp, 0x15, 0x035b);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x035c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x035d);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x035e);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x035f);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0360);
++ mdio_write(tp, 0x19, 0x4bb6);
++ mdio_write(tp, 0x15, 0x0361);
++ mdio_write(tp, 0x19, 0x4064);
++ mdio_write(tp, 0x15, 0x0362);
++ mdio_write(tp, 0x19, 0x4b26);
++ mdio_write(tp, 0x15, 0x0363);
++ mdio_write(tp, 0x19, 0x4410);
++ mdio_write(tp, 0x15, 0x0364);
++ mdio_write(tp, 0x19, 0x4006);
++ mdio_write(tp, 0x15, 0x0365);
++ mdio_write(tp, 0x19, 0x4490);
++ mdio_write(tp, 0x15, 0x0366);
++ mdio_write(tp, 0x19, 0x6900);
++ mdio_write(tp, 0x15, 0x0367);
++ mdio_write(tp, 0x19, 0xb6a6);
++ mdio_write(tp, 0x15, 0x0368);
++ mdio_write(tp, 0x19, 0x9e02);
++ mdio_write(tp, 0x15, 0x0369);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x036a);
++ mdio_write(tp, 0x19, 0xd11d);
++ mdio_write(tp, 0x15, 0x036b);
++ mdio_write(tp, 0x19, 0x000a);
++ mdio_write(tp, 0x15, 0x036c);
++ mdio_write(tp, 0x19, 0xbb0f);
++ mdio_write(tp, 0x15, 0x036d);
++ mdio_write(tp, 0x19, 0x8102);
++ mdio_write(tp, 0x15, 0x036e);
++ mdio_write(tp, 0x19, 0x3371);
++ mdio_write(tp, 0x15, 0x036f);
++ mdio_write(tp, 0x19, 0xa21e);
++ mdio_write(tp, 0x15, 0x0370);
++ mdio_write(tp, 0x19, 0x33b6);
++ mdio_write(tp, 0x15, 0x0371);
++ mdio_write(tp, 0x19, 0x91f6);
++ mdio_write(tp, 0x15, 0x0372);
++ mdio_write(tp, 0x19, 0xc218);
++ mdio_write(tp, 0x15, 0x0373);
++ mdio_write(tp, 0x19, 0x00f4);
++ mdio_write(tp, 0x15, 0x0374);
++ mdio_write(tp, 0x19, 0x33b6);
++ mdio_write(tp, 0x15, 0x0375);
++ mdio_write(tp, 0x19, 0x32ec);
++ mdio_write(tp, 0x15, 0x0376);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0377);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0378);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x0379);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x037a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x037b);
++ mdio_write(tp, 0x19, 0x4b97);
++ mdio_write(tp, 0x15, 0x037c);
++ mdio_write(tp, 0x19, 0x402b);
++ mdio_write(tp, 0x15, 0x037d);
++ mdio_write(tp, 0x19, 0x4b07);
++ mdio_write(tp, 0x15, 0x037e);
++ mdio_write(tp, 0x19, 0x4422);
++ mdio_write(tp, 0x15, 0x037f);
++ mdio_write(tp, 0x19, 0x6980);
++ mdio_write(tp, 0x15, 0x0380);
++ mdio_write(tp, 0x19, 0xb608);
++ mdio_write(tp, 0x15, 0x0381);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x0382);
++ mdio_write(tp, 0x19, 0xbc05);
++ mdio_write(tp, 0x15, 0x0383);
++ mdio_write(tp, 0x19, 0xc21c);
++ mdio_write(tp, 0x15, 0x0384);
++ mdio_write(tp, 0x19, 0x0032);
++ mdio_write(tp, 0x15, 0x0385);
++ mdio_write(tp, 0x19, 0xa1fb);
++ mdio_write(tp, 0x15, 0x0386);
++ mdio_write(tp, 0x19, 0x338d);
++ mdio_write(tp, 0x15, 0x0387);
++ mdio_write(tp, 0x19, 0x32ae);
++ mdio_write(tp, 0x15, 0x0388);
++ mdio_write(tp, 0x19, 0x330d);
++ mdio_write(tp, 0x15, 0x0389);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x038a);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x038b);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x038c);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x038d);
++ mdio_write(tp, 0x19, 0x4b97);
++ mdio_write(tp, 0x15, 0x038e);
++ mdio_write(tp, 0x19, 0x6a08);
++ mdio_write(tp, 0x15, 0x038f);
++ mdio_write(tp, 0x19, 0x4b07);
++ mdio_write(tp, 0x15, 0x0390);
++ mdio_write(tp, 0x19, 0x40ac);
++ mdio_write(tp, 0x15, 0x0391);
++ mdio_write(tp, 0x19, 0x4445);
++ mdio_write(tp, 0x15, 0x0392);
++ mdio_write(tp, 0x19, 0x404e);
++ mdio_write(tp, 0x15, 0x0393);
++ mdio_write(tp, 0x19, 0x4461);
++ mdio_write(tp, 0x15, 0x0394);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x0395);
++ mdio_write(tp, 0x19, 0x9c0a);
++ mdio_write(tp, 0x15, 0x0396);
++ mdio_write(tp, 0x19, 0x63da);
++ mdio_write(tp, 0x15, 0x0397);
++ mdio_write(tp, 0x19, 0x6f0c);
++ mdio_write(tp, 0x15, 0x0398);
++ mdio_write(tp, 0x19, 0x5440);
++ mdio_write(tp, 0x15, 0x0399);
++ mdio_write(tp, 0x19, 0x4b98);
++ mdio_write(tp, 0x15, 0x039a);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x039b);
++ mdio_write(tp, 0x19, 0x4c00);
++ mdio_write(tp, 0x15, 0x039c);
++ mdio_write(tp, 0x19, 0x4b08);
++ mdio_write(tp, 0x15, 0x039d);
++ mdio_write(tp, 0x19, 0x63d8);
++ mdio_write(tp, 0x15, 0x039e);
++ mdio_write(tp, 0x19, 0x33a5);
++ mdio_write(tp, 0x15, 0x039f);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x03a0);
++ mdio_write(tp, 0x19, 0x00e8);
++ mdio_write(tp, 0x15, 0x03a1);
++ mdio_write(tp, 0x19, 0x820e);
++ mdio_write(tp, 0x15, 0x03a2);
++ mdio_write(tp, 0x19, 0xa10d);
++ mdio_write(tp, 0x15, 0x03a3);
++ mdio_write(tp, 0x19, 0x9df1);
++ mdio_write(tp, 0x15, 0x03a4);
++ mdio_write(tp, 0x19, 0x33af);
++ mdio_write(tp, 0x15, 0x03a5);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x03a6);
++ mdio_write(tp, 0x19, 0x00f9);
++ mdio_write(tp, 0x15, 0x03a7);
++ mdio_write(tp, 0x19, 0xc017);
++ mdio_write(tp, 0x15, 0x03a8);
++ mdio_write(tp, 0x19, 0x0007);
++ mdio_write(tp, 0x15, 0x03a9);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x03aa);
++ mdio_write(tp, 0x19, 0x6c03);
++ mdio_write(tp, 0x15, 0x03ab);
++ mdio_write(tp, 0x19, 0xa104);
++ mdio_write(tp, 0x15, 0x03ac);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x03ad);
++ mdio_write(tp, 0x19, 0x6c00);
++ mdio_write(tp, 0x15, 0x03ae);
++ mdio_write(tp, 0x19, 0x9df7);
++ mdio_write(tp, 0x15, 0x03af);
++ mdio_write(tp, 0x19, 0x7c03);
++ mdio_write(tp, 0x15, 0x03b0);
++ mdio_write(tp, 0x19, 0x6c08);
++ mdio_write(tp, 0x15, 0x03b1);
++ mdio_write(tp, 0x19, 0x33b6);
++ mdio_write(tp, 0x15, 0x03b2);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03b3);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03b4);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03b5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03b6);
++ mdio_write(tp, 0x19, 0x55af);
++ mdio_write(tp, 0x15, 0x03b7);
++ mdio_write(tp, 0x19, 0x7ff0);
++ mdio_write(tp, 0x15, 0x03b8);
++ mdio_write(tp, 0x19, 0x6ff0);
++ mdio_write(tp, 0x15, 0x03b9);
++ mdio_write(tp, 0x19, 0x4bb9);
++ mdio_write(tp, 0x15, 0x03ba);
++ mdio_write(tp, 0x19, 0x6a80);
++ mdio_write(tp, 0x15, 0x03bb);
++ mdio_write(tp, 0x19, 0x4b29);
++ mdio_write(tp, 0x15, 0x03bc);
++ mdio_write(tp, 0x19, 0x4041);
++ mdio_write(tp, 0x15, 0x03bd);
++ mdio_write(tp, 0x19, 0x440a);
++ mdio_write(tp, 0x15, 0x03be);
++ mdio_write(tp, 0x19, 0x4029);
++ mdio_write(tp, 0x15, 0x03bf);
++ mdio_write(tp, 0x19, 0x4418);
++ mdio_write(tp, 0x15, 0x03c0);
++ mdio_write(tp, 0x19, 0x4090);
++ mdio_write(tp, 0x15, 0x03c1);
++ mdio_write(tp, 0x19, 0x4438);
++ mdio_write(tp, 0x15, 0x03c2);
++ mdio_write(tp, 0x19, 0x40c4);
++ mdio_write(tp, 0x15, 0x03c3);
++ mdio_write(tp, 0x19, 0x447b);
++ mdio_write(tp, 0x15, 0x03c4);
++ mdio_write(tp, 0x19, 0xb6c4);
++ mdio_write(tp, 0x15, 0x03c5);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x03c6);
++ mdio_write(tp, 0x19, 0x9bfe);
++ mdio_write(tp, 0x15, 0x03c7);
++ mdio_write(tp, 0x19, 0x33cc);
++ mdio_write(tp, 0x15, 0x03c8);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03c9);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03ca);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03cb);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03cc);
++ mdio_write(tp, 0x19, 0x542f);
++ mdio_write(tp, 0x15, 0x03cd);
++ mdio_write(tp, 0x19, 0x499a);
++ mdio_write(tp, 0x15, 0x03ce);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x03cf);
++ mdio_write(tp, 0x19, 0x4c40);
++ mdio_write(tp, 0x15, 0x03d0);
++ mdio_write(tp, 0x19, 0x490a);
++ mdio_write(tp, 0x15, 0x03d1);
++ mdio_write(tp, 0x19, 0x405e);
++ mdio_write(tp, 0x15, 0x03d2);
++ mdio_write(tp, 0x19, 0x44f8);
++ mdio_write(tp, 0x15, 0x03d3);
++ mdio_write(tp, 0x19, 0x6b00);
++ mdio_write(tp, 0x15, 0x03d4);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x03d5);
++ mdio_write(tp, 0x19, 0x0028);
++ mdio_write(tp, 0x15, 0x03d6);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x03d7);
++ mdio_write(tp, 0x19, 0xbd27);
++ mdio_write(tp, 0x15, 0x03d8);
++ mdio_write(tp, 0x19, 0x9cfc);
++ mdio_write(tp, 0x15, 0x03d9);
++ mdio_write(tp, 0x19, 0xc639);
++ mdio_write(tp, 0x15, 0x03da);
++ mdio_write(tp, 0x19, 0x000f);
++ mdio_write(tp, 0x15, 0x03db);
++ mdio_write(tp, 0x19, 0x9e03);
++ mdio_write(tp, 0x15, 0x03dc);
++ mdio_write(tp, 0x19, 0x7c01);
++ mdio_write(tp, 0x15, 0x03dd);
++ mdio_write(tp, 0x19, 0x4c01);
++ mdio_write(tp, 0x15, 0x03de);
++ mdio_write(tp, 0x19, 0x9af6);
++ mdio_write(tp, 0x15, 0x03df);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03e0);
++ mdio_write(tp, 0x19, 0x4c52);
++ mdio_write(tp, 0x15, 0x03e1);
++ mdio_write(tp, 0x19, 0x4470);
++ mdio_write(tp, 0x15, 0x03e2);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03e3);
++ mdio_write(tp, 0x19, 0x4c40);
++ mdio_write(tp, 0x15, 0x03e4);
++ mdio_write(tp, 0x19, 0x33d4);
++ mdio_write(tp, 0x15, 0x03e5);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03e6);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03e7);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03e8);
++ mdio_write(tp, 0x19, 0x0000);
++ mdio_write(tp, 0x15, 0x03e9);
++ mdio_write(tp, 0x19, 0x49bb);
++ mdio_write(tp, 0x15, 0x03ea);
++ mdio_write(tp, 0x19, 0x4478);
++ mdio_write(tp, 0x15, 0x03eb);
++ mdio_write(tp, 0x19, 0x492b);
++ mdio_write(tp, 0x15, 0x03ec);
++ mdio_write(tp, 0x19, 0x6b80);
++ mdio_write(tp, 0x15, 0x03ed);
++ mdio_write(tp, 0x19, 0x7c01);
++ mdio_write(tp, 0x15, 0x03ee);
++ mdio_write(tp, 0x19, 0x4c00);
++ mdio_write(tp, 0x15, 0x03ef);
++ mdio_write(tp, 0x19, 0xd64f);
++ mdio_write(tp, 0x15, 0x03f0);
++ mdio_write(tp, 0x19, 0x000d);
++ mdio_write(tp, 0x15, 0x03f1);
++ mdio_write(tp, 0x19, 0x3311);
++ mdio_write(tp, 0x15, 0x03f2);
++ mdio_write(tp, 0x19, 0xbd0c);
++ mdio_write(tp, 0x15, 0x03f3);
++ mdio_write(tp, 0x19, 0xc428);
++ mdio_write(tp, 0x15, 0x03f4);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x15, 0x03f5);
++ mdio_write(tp, 0x19, 0x9afa);
++ mdio_write(tp, 0x15, 0x03f6);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03f7);
++ mdio_write(tp, 0x19, 0x4c52);
++ mdio_write(tp, 0x15, 0x03f8);
++ mdio_write(tp, 0x19, 0x4470);
++ mdio_write(tp, 0x15, 0x03f9);
++ mdio_write(tp, 0x19, 0x7c12);
++ mdio_write(tp, 0x15, 0x03fa);
++ mdio_write(tp, 0x19, 0x4c40);
++ mdio_write(tp, 0x15, 0x03fb);
++ mdio_write(tp, 0x19, 0x33ef);
++ mdio_write(tp, 0x15, 0x03fc);
++ mdio_write(tp, 0x19, 0x3342);
++ mdio_write(tp, 0x15, 0x03fd);
++ mdio_write(tp, 0x19, 0x330d);
++ mdio_write(tp, 0x15, 0x03fe);
++ mdio_write(tp, 0x19, 0x32ae);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0300);
++ mdio_write(tp, 0x1f, 0x0002);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x48f7);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xa080);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0xf602);
++ mdio_write(tp, 0x06, 0x0112);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x1f02);
++ mdio_write(tp, 0x06, 0x012c);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x3c02);
++ mdio_write(tp, 0x06, 0x0156);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x6d02);
++ mdio_write(tp, 0x06, 0x809d);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x88e1);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8a1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8b);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8c1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8e1e);
++ mdio_write(tp, 0x06, 0x01a0);
++ mdio_write(tp, 0x06, 0x00c7);
++ mdio_write(tp, 0x06, 0xaebb);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xc702);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd105);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xcd02);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xca02);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd105);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xd002);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd481);
++ mdio_write(tp, 0x06, 0xc9e4);
++ mdio_write(tp, 0x06, 0x8b90);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x91d4);
++ mdio_write(tp, 0x06, 0x81b8);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x92e5);
++ mdio_write(tp, 0x06, 0x8b93);
++ mdio_write(tp, 0x06, 0xbf8b);
++ mdio_write(tp, 0x06, 0x88ec);
++ mdio_write(tp, 0x06, 0x0019);
++ mdio_write(tp, 0x06, 0xa98b);
++ mdio_write(tp, 0x06, 0x90f9);
++ mdio_write(tp, 0x06, 0xeeff);
++ mdio_write(tp, 0x06, 0xf600);
++ mdio_write(tp, 0x06, 0xeeff);
++ mdio_write(tp, 0x06, 0xf7fc);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xc102);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xc402);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x201a);
++ mdio_write(tp, 0x06, 0xf620);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x824b);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x1902);
++ mdio_write(tp, 0x06, 0x2c9d);
++ mdio_write(tp, 0x06, 0x0203);
++ mdio_write(tp, 0x06, 0x9602);
++ mdio_write(tp, 0x06, 0x0473);
++ mdio_write(tp, 0x06, 0x022e);
++ mdio_write(tp, 0x06, 0x3902);
++ mdio_write(tp, 0x06, 0x044d);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x210b);
++ mdio_write(tp, 0x06, 0xf621);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x0416);
++ mdio_write(tp, 0x06, 0x021b);
++ mdio_write(tp, 0x06, 0xa4e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad22);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x22e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2305);
++ mdio_write(tp, 0x06, 0xf623);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8ee0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x24e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2505);
++ mdio_write(tp, 0x06, 0xf625);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8ee0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x08f6);
++ mdio_write(tp, 0x06, 0x26e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0xdae0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x27e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0203);
++ mdio_write(tp, 0x06, 0x5cfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad21);
++ mdio_write(tp, 0x06, 0x57e0);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x2358);
++ mdio_write(tp, 0x06, 0xc059);
++ mdio_write(tp, 0x06, 0x021e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b3c);
++ mdio_write(tp, 0x06, 0x1f10);
++ mdio_write(tp, 0x06, 0x9e44);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x3cad);
++ mdio_write(tp, 0x06, 0x211d);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x84f7);
++ mdio_write(tp, 0x06, 0x29e5);
++ mdio_write(tp, 0x06, 0x8b84);
++ mdio_write(tp, 0x06, 0xac27);
++ mdio_write(tp, 0x06, 0x0dac);
++ mdio_write(tp, 0x06, 0x2605);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x7fae);
++ mdio_write(tp, 0x06, 0x2b02);
++ mdio_write(tp, 0x06, 0x2c23);
++ mdio_write(tp, 0x06, 0xae26);
++ mdio_write(tp, 0x06, 0x022c);
++ mdio_write(tp, 0x06, 0x41ae);
++ mdio_write(tp, 0x06, 0x21e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad22);
++ mdio_write(tp, 0x06, 0x18e0);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0x58fc);
++ mdio_write(tp, 0x06, 0xe4ff);
++ mdio_write(tp, 0x06, 0xf7d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x2eee);
++ mdio_write(tp, 0x06, 0x0232);
++ mdio_write(tp, 0x06, 0x0ad1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x82e8);
++ mdio_write(tp, 0x06, 0x0232);
++ mdio_write(tp, 0x06, 0x0a02);
++ mdio_write(tp, 0x06, 0x2bdf);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefc);
++ mdio_write(tp, 0x06, 0x04d0);
++ mdio_write(tp, 0x06, 0x0202);
++ mdio_write(tp, 0x06, 0x1e97);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x2228);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xd302);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd10c);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xd602);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd104);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xd902);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xe802);
++ mdio_write(tp, 0x06, 0x320a);
++ mdio_write(tp, 0x06, 0xe0ff);
++ mdio_write(tp, 0x06, 0xf768);
++ mdio_write(tp, 0x06, 0x03e4);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xd004);
++ mdio_write(tp, 0x06, 0x0228);
++ mdio_write(tp, 0x06, 0x7a04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0xe234);
++ mdio_write(tp, 0x06, 0xe1e2);
++ mdio_write(tp, 0x06, 0x35f6);
++ mdio_write(tp, 0x06, 0x2be4);
++ mdio_write(tp, 0x06, 0xe234);
++ mdio_write(tp, 0x06, 0xe5e2);
++ mdio_write(tp, 0x06, 0x35fc);
++ mdio_write(tp, 0x06, 0x05f8);
++ mdio_write(tp, 0x06, 0xe0e2);
++ mdio_write(tp, 0x06, 0x34e1);
++ mdio_write(tp, 0x06, 0xe235);
++ mdio_write(tp, 0x06, 0xf72b);
++ mdio_write(tp, 0x06, 0xe4e2);
++ mdio_write(tp, 0x06, 0x34e5);
++ mdio_write(tp, 0x06, 0xe235);
++ mdio_write(tp, 0x06, 0xfc05);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69ac);
++ mdio_write(tp, 0x06, 0x1b4c);
++ mdio_write(tp, 0x06, 0xbf2e);
++ mdio_write(tp, 0x06, 0x3002);
++ mdio_write(tp, 0x06, 0x31dd);
++ mdio_write(tp, 0x06, 0xef01);
++ mdio_write(tp, 0x06, 0xe28a);
++ mdio_write(tp, 0x06, 0x76e4);
++ mdio_write(tp, 0x06, 0x8a76);
++ mdio_write(tp, 0x06, 0x1f12);
++ mdio_write(tp, 0x06, 0x9e3a);
++ mdio_write(tp, 0x06, 0xef12);
++ mdio_write(tp, 0x06, 0x5907);
++ mdio_write(tp, 0x06, 0x9f12);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf721);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40d0);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x287a);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x34fc);
++ mdio_write(tp, 0x06, 0xa000);
++ mdio_write(tp, 0x06, 0x1002);
++ mdio_write(tp, 0x06, 0x2dc3);
++ mdio_write(tp, 0x06, 0x022e);
++ mdio_write(tp, 0x06, 0x21e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf621);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40ae);
++ mdio_write(tp, 0x06, 0x0fbf);
++ mdio_write(tp, 0x06, 0x3fa5);
++ mdio_write(tp, 0x06, 0x0231);
++ mdio_write(tp, 0x06, 0x6cbf);
++ mdio_write(tp, 0x06, 0x3fa2);
++ mdio_write(tp, 0x06, 0x0231);
++ mdio_write(tp, 0x06, 0x6c02);
++ mdio_write(tp, 0x06, 0x2dc3);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0xe2f4);
++ mdio_write(tp, 0x06, 0xe1e2);
++ mdio_write(tp, 0x06, 0xf5e4);
++ mdio_write(tp, 0x06, 0x8a78);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0x79ee);
++ mdio_write(tp, 0x06, 0xe2f4);
++ mdio_write(tp, 0x06, 0xd8ee);
++ mdio_write(tp, 0x06, 0xe2f5);
++ mdio_write(tp, 0x06, 0x20fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x2065);
++ mdio_write(tp, 0x06, 0xd200);
++ mdio_write(tp, 0x06, 0xbf2e);
++ mdio_write(tp, 0x06, 0xe802);
++ mdio_write(tp, 0x06, 0x31dd);
++ mdio_write(tp, 0x06, 0x1e21);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xdf02);
++ mdio_write(tp, 0x06, 0x31dd);
++ mdio_write(tp, 0x06, 0x0c11);
++ mdio_write(tp, 0x06, 0x1e21);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xe202);
++ mdio_write(tp, 0x06, 0x31dd);
++ mdio_write(tp, 0x06, 0x0c12);
++ mdio_write(tp, 0x06, 0x1e21);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xe502);
++ mdio_write(tp, 0x06, 0x31dd);
++ mdio_write(tp, 0x06, 0x0c13);
++ mdio_write(tp, 0x06, 0x1e21);
++ mdio_write(tp, 0x06, 0xbf1f);
++ mdio_write(tp, 0x06, 0x5302);
++ mdio_write(tp, 0x06, 0x31dd);
++ mdio_write(tp, 0x06, 0x0c14);
++ mdio_write(tp, 0x06, 0x1e21);
++ mdio_write(tp, 0x06, 0xbf82);
++ mdio_write(tp, 0x06, 0xeb02);
++ mdio_write(tp, 0x06, 0x31dd);
++ mdio_write(tp, 0x06, 0x0c16);
++ mdio_write(tp, 0x06, 0x1e21);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0xe01f);
++ mdio_write(tp, 0x06, 0x029e);
++ mdio_write(tp, 0x06, 0x22e6);
++ mdio_write(tp, 0x06, 0x83e0);
++ mdio_write(tp, 0x06, 0xad31);
++ mdio_write(tp, 0x06, 0x14ad);
++ mdio_write(tp, 0x06, 0x3011);
++ mdio_write(tp, 0x06, 0xef02);
++ mdio_write(tp, 0x06, 0x580c);
++ mdio_write(tp, 0x06, 0x9e07);
++ mdio_write(tp, 0x06, 0xad36);
++ mdio_write(tp, 0x06, 0x085a);
++ mdio_write(tp, 0x06, 0x309f);
++ mdio_write(tp, 0x06, 0x04d1);
++ mdio_write(tp, 0x06, 0x01ae);
++ mdio_write(tp, 0x06, 0x02d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x82dc);
++ mdio_write(tp, 0x06, 0x0232);
++ mdio_write(tp, 0x06, 0x0aef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x0400);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0x77e1);
++ mdio_write(tp, 0x06, 0x4010);
++ mdio_write(tp, 0x06, 0xe150);
++ mdio_write(tp, 0x06, 0x32e1);
++ mdio_write(tp, 0x06, 0x5030);
++ mdio_write(tp, 0x06, 0xe144);
++ mdio_write(tp, 0x06, 0x74e1);
++ mdio_write(tp, 0x06, 0x44bb);
++ mdio_write(tp, 0x06, 0xe2d2);
++ mdio_write(tp, 0x06, 0x40e0);
++ mdio_write(tp, 0x06, 0x2cfc);
++ mdio_write(tp, 0x06, 0xe2cc);
++ mdio_write(tp, 0x06, 0xcce2);
++ mdio_write(tp, 0x06, 0x00cc);
++ mdio_write(tp, 0x06, 0xe000);
++ mdio_write(tp, 0x06, 0x99e0);
++ mdio_write(tp, 0x06, 0x3688);
++ mdio_write(tp, 0x06, 0xe036);
++ mdio_write(tp, 0x06, 0x99e1);
++ mdio_write(tp, 0x06, 0x40dd);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x05, 0xe142);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x05, 0xe140);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++)
++ {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x00);
++ if (gphy_val & BIT_7)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0004);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val &= ~(BIT_0);
++ gphy_val |= BIT_2;
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1f, 0x0002);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B80);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_2 | BIT_1;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0004);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002D);
++ gphy_val = mdio_read(tp, 0x18);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x18, gphy_val);
++ mdio_write(tp, 0x1f, 0x0002);
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x14);
++ gphy_val |= BIT_15;
++ mdio_write(tp, 0x14, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x15, 0x1006);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x0B, 0x6C14);
++ mdio_write(tp, 0x14, 0x7F3D);
++ mdio_write(tp, 0x1C, 0xFAFE);
++ mdio_write(tp, 0x08, 0x07C5);
++ mdio_write(tp, 0x10, 0xF090);
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x14, 0x641A);
++ mdio_write(tp, 0x1A, 0x0606);
++ mdio_write(tp, 0x12, 0xF480);
++ mdio_write(tp, 0x13, 0x0747);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0004);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0078);
++ mdio_write(tp, 0x15, 0xA408);
++ mdio_write(tp, 0x17, 0x5100);
++ mdio_write(tp, 0x19, 0x0008);
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x0D, 0x0207);
++ mdio_write(tp, 0x02, 0x5FD0);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0004);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x00A1);
++ gphy_val = mdio_read(tp, 0x1A);
++ gphy_val &= ~BIT_2;
++ mdio_write(tp, 0x1A, gphy_val);
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0004);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x002D);
++ gphy_val = mdio_read(tp, 0x16);
++ gphy_val |= BIT_5;
++ mdio_write(tp, 0x16, gphy_val);
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0004);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x00AC);
++ mdio_write(tp, 0x18, 0x0006);
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x09, 0xA20F);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B5B);
++ mdio_write(tp, 0x06, 0x9222);
++ mdio_write(tp, 0x05, 0x8B6D);
++ mdio_write(tp, 0x06, 0x8000);
++ mdio_write(tp, 0x05, 0x8B76);
++ mdio_write(tp, 0x06, 0x8000);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ if (pdev->subsystem_vendor == 0x1043 &&
++ pdev->subsystem_device == 0x13F7) {
++
++ static const u16 evl_phy_value[] = {
++ 0x8B56, 0x8B5F, 0x8B68, 0x8B71,
++ 0x8B7A, 0x8A7B, 0x8A7E, 0x8A81,
++ 0x8A84, 0x8A87
++ };
++
++ mdio_write(tp, 0x1F, 0x0005);
++ for (i = 0; i < ARRAY_SIZE(evl_phy_value); i++) {
++ mdio_write(tp, 0x05, evl_phy_value[i]);
++ gphy_val = (0xAA << 8) | (mdio_read(tp, 0x06) & 0xFF);
++ mdio_write(tp, 0x06, gphy_val);
++ }
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0078);
++ mdio_write(tp, 0x17, 0x51AA);
++ mdio_write(tp, 0x1F, 0x0000);
++ }
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8B54);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8B5D);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8A7C);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A7F);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_8);
++ mdio_write(tp, 0x05, 0x8A82);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A88);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B85);
++ gphy_val = mdio_read(tp, 0x06) | BIT_15;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_17) {
++ struct pci_dev *pdev = tp->pci_dev;
++
++ RTL_W8(0x6E, RTL_R8(0x6E) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0x1AE, 2, 0x0403, ERIAR_ExGMAC);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val &= ~(BIT_12);
++ mdio_write(tp, 0x15, gphy_val);
++ mdio_write(tp, 0x00, 0x4800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002f);
++ for (i = 0; i < 1000; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x1c);
++ if ((gphy_val & 0x0080) == 0x0080)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x17);
++ if (!(gphy_val & 0x0001))
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0307);
++ mdio_write(tp, 0x15, 0x00AF);
++ mdio_write(tp, 0x19, 0x4060);
++ mdio_write(tp, 0x15, 0x00B0);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x00B1);
++ mdio_write(tp, 0x19, 0x7e00);
++ mdio_write(tp, 0x15, 0x00B2);
++ mdio_write(tp, 0x19, 0x72B0);
++ mdio_write(tp, 0x15, 0x00B3);
++ mdio_write(tp, 0x19, 0x7F00);
++ mdio_write(tp, 0x15, 0x00B4);
++ mdio_write(tp, 0x19, 0x73B0);
++ mdio_write(tp, 0x15, 0x0101);
++ mdio_write(tp, 0x19, 0x0005);
++ mdio_write(tp, 0x15, 0x0103);
++ mdio_write(tp, 0x19, 0x0003);
++ mdio_write(tp, 0x15, 0x0105);
++ mdio_write(tp, 0x19, 0x30FD);
++ mdio_write(tp, 0x15, 0x0106);
++ mdio_write(tp, 0x19, 0x9DF7);
++ mdio_write(tp, 0x15, 0x0107);
++ mdio_write(tp, 0x19, 0x30C6);
++ mdio_write(tp, 0x15, 0x0098);
++ mdio_write(tp, 0x19, 0x7c0b);
++ mdio_write(tp, 0x15, 0x0099);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00eb);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00f8);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00fe);
++ mdio_write(tp, 0x19, 0x6f0f);
++ mdio_write(tp, 0x15, 0x00db);
++ mdio_write(tp, 0x19, 0x6f09);
++ mdio_write(tp, 0x15, 0x00dc);
++ mdio_write(tp, 0x19, 0xaefd);
++ mdio_write(tp, 0x15, 0x00dd);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00de);
++ mdio_write(tp, 0x19, 0xc60b);
++ mdio_write(tp, 0x15, 0x00df);
++ mdio_write(tp, 0x19, 0x00fa);
++ mdio_write(tp, 0x15, 0x00e0);
++ mdio_write(tp, 0x19, 0x30e1);
++ mdio_write(tp, 0x15, 0x020c);
++ mdio_write(tp, 0x19, 0x3224);
++ mdio_write(tp, 0x15, 0x020e);
++ mdio_write(tp, 0x19, 0x9813);
++ mdio_write(tp, 0x15, 0x020f);
++ mdio_write(tp, 0x19, 0x7801);
++ mdio_write(tp, 0x15, 0x0210);
++ mdio_write(tp, 0x19, 0x930f);
++ mdio_write(tp, 0x15, 0x0211);
++ mdio_write(tp, 0x19, 0x9206);
++ mdio_write(tp, 0x15, 0x0212);
++ mdio_write(tp, 0x19, 0x4002);
++ mdio_write(tp, 0x15, 0x0213);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0214);
++ mdio_write(tp, 0x19, 0x588f);
++ mdio_write(tp, 0x15, 0x0215);
++ mdio_write(tp, 0x19, 0x5520);
++ mdio_write(tp, 0x15, 0x0216);
++ mdio_write(tp, 0x19, 0x3224);
++ mdio_write(tp, 0x15, 0x0217);
++ mdio_write(tp, 0x19, 0x4002);
++ mdio_write(tp, 0x15, 0x0218);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0219);
++ mdio_write(tp, 0x19, 0x588d);
++ mdio_write(tp, 0x15, 0x021a);
++ mdio_write(tp, 0x19, 0x5540);
++ mdio_write(tp, 0x15, 0x021b);
++ mdio_write(tp, 0x19, 0x9e03);
++ mdio_write(tp, 0x15, 0x021c);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x021d);
++ mdio_write(tp, 0x19, 0x6840);
++ mdio_write(tp, 0x15, 0x021e);
++ mdio_write(tp, 0x19, 0x3224);
++ mdio_write(tp, 0x15, 0x021f);
++ mdio_write(tp, 0x19, 0x4002);
++ mdio_write(tp, 0x15, 0x0220);
++ mdio_write(tp, 0x19, 0x3224);
++ mdio_write(tp, 0x15, 0x0221);
++ mdio_write(tp, 0x19, 0x9e03);
++ mdio_write(tp, 0x15, 0x0222);
++ mdio_write(tp, 0x19, 0x7c40);
++ mdio_write(tp, 0x15, 0x0223);
++ mdio_write(tp, 0x19, 0x6840);
++ mdio_write(tp, 0x15, 0x0224);
++ mdio_write(tp, 0x19, 0x7800);
++ mdio_write(tp, 0x15, 0x0225);
++ mdio_write(tp, 0x19, 0x3231);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0300);
++ mdio_write(tp, 0x1f, 0x0002);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x17, 0x2160);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0040);
++ mdio_write(tp, 0x18, 0x0004);
++ if (pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc0a6) {
++ mdio_write(tp, 0x18, 0x0724);
++ mdio_write(tp, 0x19, 0xfe00);
++ mdio_write(tp, 0x18, 0x0734);
++ mdio_write(tp, 0x19, 0xfd00);
++ mdio_write(tp, 0x18, 0x1824);
++ mdio_write(tp, 0x19, 0xfc00);
++ mdio_write(tp, 0x18, 0x1834);
++ mdio_write(tp, 0x19, 0xfd00);
++ }
++ mdio_write(tp, 0x18, 0x09d4);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x09e4);
++ mdio_write(tp, 0x19, 0x0800);
++ mdio_write(tp, 0x18, 0x09f4);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x0a04);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x0a14);
++ mdio_write(tp, 0x19, 0x0c00);
++ mdio_write(tp, 0x18, 0x0a24);
++ mdio_write(tp, 0x19, 0xff00);
++ mdio_write(tp, 0x18, 0x0a74);
++ mdio_write(tp, 0x19, 0xf600);
++ mdio_write(tp, 0x18, 0x1a24);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x18, 0x1a64);
++ mdio_write(tp, 0x19, 0x0500);
++ mdio_write(tp, 0x18, 0x1a74);
++ mdio_write(tp, 0x19, 0x9500);
++ mdio_write(tp, 0x18, 0x1a84);
++ mdio_write(tp, 0x19, 0x8000);
++ mdio_write(tp, 0x18, 0x1a94);
++ mdio_write(tp, 0x19, 0x7d00);
++ mdio_write(tp, 0x18, 0x1aa4);
++ mdio_write(tp, 0x19, 0x9600);
++ mdio_write(tp, 0x18, 0x1ac4);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x1ad4);
++ mdio_write(tp, 0x19, 0x0800);
++ mdio_write(tp, 0x18, 0x1af4);
++ mdio_write(tp, 0x19, 0xc400);
++ mdio_write(tp, 0x18, 0x1b04);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x1b14);
++ mdio_write(tp, 0x19, 0x0800);
++ mdio_write(tp, 0x18, 0x1b24);
++ mdio_write(tp, 0x19, 0xfd00);
++ mdio_write(tp, 0x18, 0x1b34);
++ mdio_write(tp, 0x19, 0x4000);
++ mdio_write(tp, 0x18, 0x1b44);
++ mdio_write(tp, 0x19, 0x0400);
++ mdio_write(tp, 0x18, 0x1b94);
++ mdio_write(tp, 0x19, 0xf100);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x17, 0x2100);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0040);
++ mdio_write(tp, 0x18, 0x0000);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x48f7);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xa080);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0xf602);
++ mdio_write(tp, 0x06, 0x0115);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x2202);
++ mdio_write(tp, 0x06, 0x80a0);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x3f02);
++ mdio_write(tp, 0x06, 0x0159);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0xbd02);
++ mdio_write(tp, 0x06, 0x80da);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x88e1);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8a1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8b);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8c1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8e1e);
++ mdio_write(tp, 0x06, 0x01a0);
++ mdio_write(tp, 0x06, 0x00c7);
++ mdio_write(tp, 0x06, 0xaebb);
++ mdio_write(tp, 0x06, 0xd481);
++ mdio_write(tp, 0x06, 0xd2e4);
++ mdio_write(tp, 0x06, 0x8b92);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x93d1);
++ mdio_write(tp, 0x06, 0x03bf);
++ mdio_write(tp, 0x06, 0x859e);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23d1);
++ mdio_write(tp, 0x06, 0x02bf);
++ mdio_write(tp, 0x06, 0x85a1);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23ee);
++ mdio_write(tp, 0x06, 0x8608);
++ mdio_write(tp, 0x06, 0x03ee);
++ mdio_write(tp, 0x06, 0x860a);
++ mdio_write(tp, 0x06, 0x60ee);
++ mdio_write(tp, 0x06, 0x8610);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8611);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8abe);
++ mdio_write(tp, 0x06, 0x07ee);
++ mdio_write(tp, 0x06, 0x8abf);
++ mdio_write(tp, 0x06, 0x73ee);
++ mdio_write(tp, 0x06, 0x8a95);
++ mdio_write(tp, 0x06, 0x02bf);
++ mdio_write(tp, 0x06, 0x8b88);
++ mdio_write(tp, 0x06, 0xec00);
++ mdio_write(tp, 0x06, 0x19a9);
++ mdio_write(tp, 0x06, 0x8b90);
++ mdio_write(tp, 0x06, 0xf9ee);
++ mdio_write(tp, 0x06, 0xfff6);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xfed1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x8595);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23d1);
++ mdio_write(tp, 0x06, 0x01bf);
++ mdio_write(tp, 0x06, 0x8598);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x2304);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8a);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x14ee);
++ mdio_write(tp, 0x06, 0x8b8a);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x1f9a);
++ mdio_write(tp, 0x06, 0xe0e4);
++ mdio_write(tp, 0x06, 0x26e1);
++ mdio_write(tp, 0x06, 0xe427);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x2623);
++ mdio_write(tp, 0x06, 0xe5e4);
++ mdio_write(tp, 0x06, 0x27fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8dad);
++ mdio_write(tp, 0x06, 0x2014);
++ mdio_write(tp, 0x06, 0xee8b);
++ mdio_write(tp, 0x06, 0x8d00);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0x5a78);
++ mdio_write(tp, 0x06, 0x039e);
++ mdio_write(tp, 0x06, 0x0902);
++ mdio_write(tp, 0x06, 0x05db);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x7b02);
++ mdio_write(tp, 0x06, 0x3231);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x1df6);
++ mdio_write(tp, 0x06, 0x20e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x5c02);
++ mdio_write(tp, 0x06, 0x2bcb);
++ mdio_write(tp, 0x06, 0x022d);
++ mdio_write(tp, 0x06, 0x2902);
++ mdio_write(tp, 0x06, 0x03b4);
++ mdio_write(tp, 0x06, 0x0285);
++ mdio_write(tp, 0x06, 0x6402);
++ mdio_write(tp, 0x06, 0x2eca);
++ mdio_write(tp, 0x06, 0x0284);
++ mdio_write(tp, 0x06, 0xcd02);
++ mdio_write(tp, 0x06, 0x046f);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x210b);
++ mdio_write(tp, 0x06, 0xf621);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x8520);
++ mdio_write(tp, 0x06, 0x021b);
++ mdio_write(tp, 0x06, 0xe8e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad22);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x22e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2308);
++ mdio_write(tp, 0x06, 0xf623);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x311c);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2405);
++ mdio_write(tp, 0x06, 0xf624);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8ee0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x25e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2608);
++ mdio_write(tp, 0x06, 0xf626);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x2df5);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2705);
++ mdio_write(tp, 0x06, 0xf627);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x037a);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x65d2);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x2fe9);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf61e);
++ mdio_write(tp, 0x06, 0x21bf);
++ mdio_write(tp, 0x06, 0x2ff5);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf60c);
++ mdio_write(tp, 0x06, 0x111e);
++ mdio_write(tp, 0x06, 0x21bf);
++ mdio_write(tp, 0x06, 0x2ff8);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf60c);
++ mdio_write(tp, 0x06, 0x121e);
++ mdio_write(tp, 0x06, 0x21bf);
++ mdio_write(tp, 0x06, 0x2ffb);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf60c);
++ mdio_write(tp, 0x06, 0x131e);
++ mdio_write(tp, 0x06, 0x21bf);
++ mdio_write(tp, 0x06, 0x1f97);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf60c);
++ mdio_write(tp, 0x06, 0x141e);
++ mdio_write(tp, 0x06, 0x21bf);
++ mdio_write(tp, 0x06, 0x859b);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf60c);
++ mdio_write(tp, 0x06, 0x161e);
++ mdio_write(tp, 0x06, 0x21e0);
++ mdio_write(tp, 0x06, 0x8a8c);
++ mdio_write(tp, 0x06, 0x1f02);
++ mdio_write(tp, 0x06, 0x9e22);
++ mdio_write(tp, 0x06, 0xe68a);
++ mdio_write(tp, 0x06, 0x8cad);
++ mdio_write(tp, 0x06, 0x3114);
++ mdio_write(tp, 0x06, 0xad30);
++ mdio_write(tp, 0x06, 0x11ef);
++ mdio_write(tp, 0x06, 0x0258);
++ mdio_write(tp, 0x06, 0x0c9e);
++ mdio_write(tp, 0x06, 0x07ad);
++ mdio_write(tp, 0x06, 0x3608);
++ mdio_write(tp, 0x06, 0x5a30);
++ mdio_write(tp, 0x06, 0x9f04);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xae02);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf2f);
++ mdio_write(tp, 0x06, 0xf202);
++ mdio_write(tp, 0x06, 0x3723);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xface);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69fa);
++ mdio_write(tp, 0x06, 0xd401);
++ mdio_write(tp, 0x06, 0x55b4);
++ mdio_write(tp, 0x06, 0xfebf);
++ mdio_write(tp, 0x06, 0x85a7);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf6ac);
++ mdio_write(tp, 0x06, 0x280b);
++ mdio_write(tp, 0x06, 0xbf85);
++ mdio_write(tp, 0x06, 0xa402);
++ mdio_write(tp, 0x06, 0x36f6);
++ mdio_write(tp, 0x06, 0xac28);
++ mdio_write(tp, 0x06, 0x49ae);
++ mdio_write(tp, 0x06, 0x64bf);
++ mdio_write(tp, 0x06, 0x85a4);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf6ac);
++ mdio_write(tp, 0x06, 0x285b);
++ mdio_write(tp, 0x06, 0xd000);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x60ac);
++ mdio_write(tp, 0x06, 0x2105);
++ mdio_write(tp, 0x06, 0xac22);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x4ebf);
++ mdio_write(tp, 0x06, 0xe0c4);
++ mdio_write(tp, 0x06, 0xbe86);
++ mdio_write(tp, 0x06, 0x14d2);
++ mdio_write(tp, 0x06, 0x04d8);
++ mdio_write(tp, 0x06, 0x19d9);
++ mdio_write(tp, 0x06, 0x1907);
++ mdio_write(tp, 0x06, 0xdc19);
++ mdio_write(tp, 0x06, 0xdd19);
++ mdio_write(tp, 0x06, 0x0789);
++ mdio_write(tp, 0x06, 0x89ef);
++ mdio_write(tp, 0x06, 0x645e);
++ mdio_write(tp, 0x06, 0x07ff);
++ mdio_write(tp, 0x06, 0x0d65);
++ mdio_write(tp, 0x06, 0x5cf8);
++ mdio_write(tp, 0x06, 0x001e);
++ mdio_write(tp, 0x06, 0x46dc);
++ mdio_write(tp, 0x06, 0x19dd);
++ mdio_write(tp, 0x06, 0x19b2);
++ mdio_write(tp, 0x06, 0xe2d4);
++ mdio_write(tp, 0x06, 0x0001);
++ mdio_write(tp, 0x06, 0xbf85);
++ mdio_write(tp, 0x06, 0xa402);
++ mdio_write(tp, 0x06, 0x3723);
++ mdio_write(tp, 0x06, 0xae1d);
++ mdio_write(tp, 0x06, 0xbee0);
++ mdio_write(tp, 0x06, 0xc4bf);
++ mdio_write(tp, 0x06, 0x8614);
++ mdio_write(tp, 0x06, 0xd204);
++ mdio_write(tp, 0x06, 0xd819);
++ mdio_write(tp, 0x06, 0xd919);
++ mdio_write(tp, 0x06, 0x07dc);
++ mdio_write(tp, 0x06, 0x19dd);
++ mdio_write(tp, 0x06, 0x1907);
++ mdio_write(tp, 0x06, 0xb2f4);
++ mdio_write(tp, 0x06, 0xd400);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x85a4);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23fe);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfec6);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc05);
++ mdio_write(tp, 0x06, 0xf9e2);
++ mdio_write(tp, 0x06, 0xe0ea);
++ mdio_write(tp, 0x06, 0xe3e0);
++ mdio_write(tp, 0x06, 0xeb5a);
++ mdio_write(tp, 0x06, 0x070c);
++ mdio_write(tp, 0x06, 0x031e);
++ mdio_write(tp, 0x06, 0x20e6);
++ mdio_write(tp, 0x06, 0xe0ea);
++ mdio_write(tp, 0x06, 0xe7e0);
++ mdio_write(tp, 0x06, 0xebe0);
++ mdio_write(tp, 0x06, 0xe0fc);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0xfdfd);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9e0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xac26);
++ mdio_write(tp, 0x06, 0x1ae0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xac21);
++ mdio_write(tp, 0x06, 0x14e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xac20);
++ mdio_write(tp, 0x06, 0x0ee0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xac23);
++ mdio_write(tp, 0x06, 0x08e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xac24);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x3802);
++ mdio_write(tp, 0x06, 0x1ab5);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x1c04);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x1d04);
++ mdio_write(tp, 0x06, 0xe2e0);
++ mdio_write(tp, 0x06, 0x7ce3);
++ mdio_write(tp, 0x06, 0xe07d);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x38e1);
++ mdio_write(tp, 0x06, 0xe039);
++ mdio_write(tp, 0x06, 0xad2e);
++ mdio_write(tp, 0x06, 0x1bad);
++ mdio_write(tp, 0x06, 0x390d);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf21);
++ mdio_write(tp, 0x06, 0xd502);
++ mdio_write(tp, 0x06, 0x3723);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0xd8ae);
++ mdio_write(tp, 0x06, 0x0bac);
++ mdio_write(tp, 0x06, 0x3802);
++ mdio_write(tp, 0x06, 0xae06);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0x1802);
++ mdio_write(tp, 0x06, 0x8360);
++ mdio_write(tp, 0x06, 0x021a);
++ mdio_write(tp, 0x06, 0xc6fd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e1);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2605);
++ mdio_write(tp, 0x06, 0x0222);
++ mdio_write(tp, 0x06, 0xa4f7);
++ mdio_write(tp, 0x06, 0x28e0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xad21);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0x23a9);
++ mdio_write(tp, 0x06, 0xf729);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2005);
++ mdio_write(tp, 0x06, 0x0214);
++ mdio_write(tp, 0x06, 0xabf7);
++ mdio_write(tp, 0x06, 0x2ae0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad23);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0x12e7);
++ mdio_write(tp, 0x06, 0xf72b);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x2405);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0xbcf7);
++ mdio_write(tp, 0x06, 0x2ce5);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x21e5);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2109);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xf4ac);
++ mdio_write(tp, 0x06, 0x2003);
++ mdio_write(tp, 0x06, 0x0223);
++ mdio_write(tp, 0x06, 0x98e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x09e0);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xac21);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x13fb);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2309);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xf4ac);
++ mdio_write(tp, 0x06, 0x2203);
++ mdio_write(tp, 0x06, 0x0212);
++ mdio_write(tp, 0x06, 0xfae0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x09e0);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xac23);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x83c1);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e1);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2608);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0xd2ad);
++ mdio_write(tp, 0x06, 0x2502);
++ mdio_write(tp, 0x06, 0xf628);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x210a);
++ mdio_write(tp, 0x06, 0xe084);
++ mdio_write(tp, 0x06, 0x0af6);
++ mdio_write(tp, 0x06, 0x27a0);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0xf629);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2008);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xe8ad);
++ mdio_write(tp, 0x06, 0x2102);
++ mdio_write(tp, 0x06, 0xf62a);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2308);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x20a0);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0xf62b);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x2408);
++ mdio_write(tp, 0x06, 0xe086);
++ mdio_write(tp, 0x06, 0x02a0);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0xf62c);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xf4a1);
++ mdio_write(tp, 0x06, 0x0008);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf21);
++ mdio_write(tp, 0x06, 0xd502);
++ mdio_write(tp, 0x06, 0x3723);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xee86);
++ mdio_write(tp, 0x06, 0x0200);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x241e);
++ mdio_write(tp, 0x06, 0xe086);
++ mdio_write(tp, 0x06, 0x02a0);
++ mdio_write(tp, 0x06, 0x0005);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0xe8ae);
++ mdio_write(tp, 0x06, 0xf5a0);
++ mdio_write(tp, 0x06, 0x0105);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0xf8ae);
++ mdio_write(tp, 0x06, 0x0ba0);
++ mdio_write(tp, 0x06, 0x0205);
++ mdio_write(tp, 0x06, 0x0284);
++ mdio_write(tp, 0x06, 0x14ae);
++ mdio_write(tp, 0x06, 0x03a0);
++ mdio_write(tp, 0x06, 0x0300);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0x0284);
++ mdio_write(tp, 0x06, 0x2bee);
++ mdio_write(tp, 0x06, 0x8602);
++ mdio_write(tp, 0x06, 0x01ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8ee);
++ mdio_write(tp, 0x06, 0x8609);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x8461);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xae10);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8608);
++ mdio_write(tp, 0x06, 0xe186);
++ mdio_write(tp, 0x06, 0x091f);
++ mdio_write(tp, 0x06, 0x019e);
++ mdio_write(tp, 0x06, 0x0611);
++ mdio_write(tp, 0x06, 0xe586);
++ mdio_write(tp, 0x06, 0x09ae);
++ mdio_write(tp, 0x06, 0x04ee);
++ mdio_write(tp, 0x06, 0x8602);
++ mdio_write(tp, 0x06, 0x01fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xfbbf);
++ mdio_write(tp, 0x06, 0x8604);
++ mdio_write(tp, 0x06, 0xef79);
++ mdio_write(tp, 0x06, 0xd200);
++ mdio_write(tp, 0x06, 0xd400);
++ mdio_write(tp, 0x06, 0x221e);
++ mdio_write(tp, 0x06, 0x02bf);
++ mdio_write(tp, 0x06, 0x2fec);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23bf);
++ mdio_write(tp, 0x06, 0x13f2);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf60d);
++ mdio_write(tp, 0x06, 0x4559);
++ mdio_write(tp, 0x06, 0x1fef);
++ mdio_write(tp, 0x06, 0x97dd);
++ mdio_write(tp, 0x06, 0xd308);
++ mdio_write(tp, 0x06, 0x1a93);
++ mdio_write(tp, 0x06, 0xdd12);
++ mdio_write(tp, 0x06, 0x17a2);
++ mdio_write(tp, 0x06, 0x04de);
++ mdio_write(tp, 0x06, 0xffef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xfbee);
++ mdio_write(tp, 0x06, 0x8602);
++ mdio_write(tp, 0x06, 0x03d5);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x06, 0xbf86);
++ mdio_write(tp, 0x06, 0x04ef);
++ mdio_write(tp, 0x06, 0x79ef);
++ mdio_write(tp, 0x06, 0x45bf);
++ mdio_write(tp, 0x06, 0x2fec);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23bf);
++ mdio_write(tp, 0x06, 0x13f2);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf6ad);
++ mdio_write(tp, 0x06, 0x2702);
++ mdio_write(tp, 0x06, 0x78ff);
++ mdio_write(tp, 0x06, 0xe186);
++ mdio_write(tp, 0x06, 0x0a1b);
++ mdio_write(tp, 0x06, 0x01aa);
++ mdio_write(tp, 0x06, 0x2eef);
++ mdio_write(tp, 0x06, 0x97d9);
++ mdio_write(tp, 0x06, 0x7900);
++ mdio_write(tp, 0x06, 0x9e2b);
++ mdio_write(tp, 0x06, 0x81dd);
++ mdio_write(tp, 0x06, 0xbf85);
++ mdio_write(tp, 0x06, 0xad02);
++ mdio_write(tp, 0x06, 0x3723);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xef02);
++ mdio_write(tp, 0x06, 0x100c);
++ mdio_write(tp, 0x06, 0x11b0);
++ mdio_write(tp, 0x06, 0xfc0d);
++ mdio_write(tp, 0x06, 0x11bf);
++ mdio_write(tp, 0x06, 0x85aa);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x85aa);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x23ee);
++ mdio_write(tp, 0x06, 0x8602);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x0413);
++ mdio_write(tp, 0x06, 0xa38b);
++ mdio_write(tp, 0x06, 0xb4d3);
++ mdio_write(tp, 0x06, 0x8012);
++ mdio_write(tp, 0x06, 0x17a2);
++ mdio_write(tp, 0x06, 0x04ad);
++ mdio_write(tp, 0x06, 0xffef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x48e0);
++ mdio_write(tp, 0x06, 0x8a96);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0x977c);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x9e35);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x9600);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x9700);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xbee1);
++ mdio_write(tp, 0x06, 0x8abf);
++ mdio_write(tp, 0x06, 0xe286);
++ mdio_write(tp, 0x06, 0x10e3);
++ mdio_write(tp, 0x06, 0x8611);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0x1aad);
++ mdio_write(tp, 0x06, 0x2012);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x9603);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x97b7);
++ mdio_write(tp, 0x06, 0xee86);
++ mdio_write(tp, 0x06, 0x1000);
++ mdio_write(tp, 0x06, 0xee86);
++ mdio_write(tp, 0x06, 0x1100);
++ mdio_write(tp, 0x06, 0xae11);
++ mdio_write(tp, 0x06, 0x15e6);
++ mdio_write(tp, 0x06, 0x8610);
++ mdio_write(tp, 0x06, 0xe786);
++ mdio_write(tp, 0x06, 0x11ae);
++ mdio_write(tp, 0x06, 0x08ee);
++ mdio_write(tp, 0x06, 0x8610);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8611);
++ mdio_write(tp, 0x06, 0x00fd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0xe001);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x32e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf720);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40bf);
++ mdio_write(tp, 0x06, 0x31f5);
++ mdio_write(tp, 0x06, 0x0236);
++ mdio_write(tp, 0x06, 0xf6ad);
++ mdio_write(tp, 0x06, 0x2821);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x20e1);
++ mdio_write(tp, 0x06, 0xe021);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x18e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf620);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40ee);
++ mdio_write(tp, 0x06, 0x8b3b);
++ mdio_write(tp, 0x06, 0xffe0);
++ mdio_write(tp, 0x06, 0x8a8a);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0x8be4);
++ mdio_write(tp, 0x06, 0xe000);
++ mdio_write(tp, 0x06, 0xe5e0);
++ mdio_write(tp, 0x06, 0x01ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x80ad);
++ mdio_write(tp, 0x06, 0x2722);
++ mdio_write(tp, 0x06, 0xbf44);
++ mdio_write(tp, 0x06, 0xfc02);
++ mdio_write(tp, 0x06, 0x36f6);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x441f);
++ mdio_write(tp, 0x06, 0x019e);
++ mdio_write(tp, 0x06, 0x15e5);
++ mdio_write(tp, 0x06, 0x8b44);
++ mdio_write(tp, 0x06, 0xad29);
++ mdio_write(tp, 0x06, 0x07ac);
++ mdio_write(tp, 0x06, 0x2804);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xae02);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf85);
++ mdio_write(tp, 0x06, 0xb002);
++ mdio_write(tp, 0x06, 0x3723);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfefc);
++ mdio_write(tp, 0x06, 0x0400);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0x77e1);
++ mdio_write(tp, 0x06, 0x40dd);
++ mdio_write(tp, 0x06, 0xe022);
++ mdio_write(tp, 0x06, 0x32e1);
++ mdio_write(tp, 0x06, 0x5074);
++ mdio_write(tp, 0x06, 0xe144);
++ mdio_write(tp, 0x06, 0xffe0);
++ mdio_write(tp, 0x06, 0xdaff);
++ mdio_write(tp, 0x06, 0xe0c0);
++ mdio_write(tp, 0x06, 0x52e0);
++ mdio_write(tp, 0x06, 0xeed9);
++ mdio_write(tp, 0x06, 0xe04c);
++ mdio_write(tp, 0x06, 0xbbe0);
++ mdio_write(tp, 0x06, 0x2a00);
++ mdio_write(tp, 0x05, 0xe142);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x05, 0xe140);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x00);
++ if (gphy_val & BIT_7)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0042);
++ mdio_write(tp, 0x18, 0x2300);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ if ((pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc098) ||
++ (pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc0b1)) {
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val &= ~BIT_2;
++ mdio_write(tp, 0x17, gphy_val);
++ }
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++
++ if (pdev->subsystem_vendor == 0x144d &&
++ pdev->subsystem_device == 0xc0a6) {
++ mdio_write(tp, 0x1F, 0x0001);
++ mdio_write(tp, 0x0e, 0x6b7f);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ } else {
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B80);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_2 | BIT_1;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val &= ~BIT_4;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ }
++
++ mdio_write(tp, 0x1f, 0x0004);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002D);
++ gphy_val = mdio_read(tp, 0x18);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x18, gphy_val);
++ mdio_write(tp, 0x1f, 0x0002);
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x14);
++ gphy_val |= BIT_15;
++ mdio_write(tp, 0x14, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0004);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x00AC);
++ mdio_write(tp, 0x18, 0x0006);
++ mdio_write(tp, 0x1F, 0x0002);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x09, 0xA20F);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B85);
++ gphy_val = mdio_read(tp, 0x06) | BIT_14 | BIT_15;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B5B);
++ mdio_write(tp, 0x06, 0x9222);
++ mdio_write(tp, 0x05, 0x8B6D);
++ mdio_write(tp, 0x06, 0x8000);
++ mdio_write(tp, 0x05, 0x8B76);
++ mdio_write(tp, 0x06, 0x8000);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ if (pdev->subsystem_vendor == 0x1043 &&
++ pdev->subsystem_device == 0x13F7) {
++
++ static const u16 evl_phy_value[] = {
++ 0x8B56, 0x8B5F, 0x8B68, 0x8B71,
++ 0x8B7A, 0x8A7B, 0x8A7E, 0x8A81,
++ 0x8A84, 0x8A87
++ };
++
++ mdio_write(tp, 0x1F, 0x0005);
++ for (i = 0; i < ARRAY_SIZE(evl_phy_value); i++) {
++ mdio_write(tp, 0x05, evl_phy_value[i]);
++ gphy_val = (0xAA << 8) | (mdio_read(tp, 0x06) & 0xFF);
++ mdio_write(tp, 0x06, gphy_val);
++ }
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0078);
++ mdio_write(tp, 0x17, 0x51AA);
++ mdio_write(tp, 0x1F, 0x0000);
++ }
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8B54);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8B5D);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8A7C);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A7F);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_8);
++ mdio_write(tp, 0x05, 0x8A82);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A88);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val |= BIT_12;
++ mdio_write(tp, 0x15, gphy_val);
++ } else if (tp->mcfg == CFG_METHOD_18) {
++ RTL_W8(0x6E, RTL_R8(0x6E) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0x1AE, 2, 0x0403, ERIAR_ExGMAC);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val &= ~(BIT_12);
++ mdio_write(tp, 0x15, gphy_val);
++ mdio_write(tp, 0x00, 0x4800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002f);
++ for (i = 0; i < 1000; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x1c);
++ if (gphy_val & 0x0080)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x18);
++ if (!(gphy_val & 0x0001))
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0307);
++ mdio_write(tp, 0x15, 0x0194);
++ mdio_write(tp, 0x19, 0x407D);
++ mdio_write(tp, 0x15, 0x0098);
++ mdio_write(tp, 0x19, 0x7c0b);
++ mdio_write(tp, 0x15, 0x0099);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00eb);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00f8);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00fe);
++ mdio_write(tp, 0x19, 0x6f0f);
++ mdio_write(tp, 0x15, 0x00db);
++ mdio_write(tp, 0x19, 0x6f09);
++ mdio_write(tp, 0x15, 0x00dc);
++ mdio_write(tp, 0x19, 0xaefd);
++ mdio_write(tp, 0x15, 0x00dd);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00de);
++ mdio_write(tp, 0x19, 0xc60b);
++ mdio_write(tp, 0x15, 0x00df);
++ mdio_write(tp, 0x19, 0x00fa);
++ mdio_write(tp, 0x15, 0x00e0);
++ mdio_write(tp, 0x19, 0x30e1);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0300);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x48f7);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xa080);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0xf602);
++ mdio_write(tp, 0x06, 0x0118);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x2502);
++ mdio_write(tp, 0x06, 0x8090);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x4202);
++ mdio_write(tp, 0x06, 0x015c);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0xad02);
++ mdio_write(tp, 0x06, 0x80ca);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x88e1);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8a1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8b);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8c1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8e1e);
++ mdio_write(tp, 0x06, 0x01a0);
++ mdio_write(tp, 0x06, 0x00c7);
++ mdio_write(tp, 0x06, 0xaebb);
++ mdio_write(tp, 0x06, 0xd484);
++ mdio_write(tp, 0x06, 0x3ce4);
++ mdio_write(tp, 0x06, 0x8b92);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x93ee);
++ mdio_write(tp, 0x06, 0x8ac8);
++ mdio_write(tp, 0x06, 0x03ee);
++ mdio_write(tp, 0x06, 0x8aca);
++ mdio_write(tp, 0x06, 0x60ee);
++ mdio_write(tp, 0x06, 0x8ac0);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8ac1);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8abe);
++ mdio_write(tp, 0x06, 0x07ee);
++ mdio_write(tp, 0x06, 0x8abf);
++ mdio_write(tp, 0x06, 0x73ee);
++ mdio_write(tp, 0x06, 0x8a95);
++ mdio_write(tp, 0x06, 0x02bf);
++ mdio_write(tp, 0x06, 0x8b88);
++ mdio_write(tp, 0x06, 0xec00);
++ mdio_write(tp, 0x06, 0x19a9);
++ mdio_write(tp, 0x06, 0x8b90);
++ mdio_write(tp, 0x06, 0xf9ee);
++ mdio_write(tp, 0x06, 0xfff6);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xfed1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x85a4);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7dd1);
++ mdio_write(tp, 0x06, 0x01bf);
++ mdio_write(tp, 0x06, 0x85a7);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7d04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8a);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x14ee);
++ mdio_write(tp, 0x06, 0x8b8a);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x204b);
++ mdio_write(tp, 0x06, 0xe0e4);
++ mdio_write(tp, 0x06, 0x26e1);
++ mdio_write(tp, 0x06, 0xe427);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x2623);
++ mdio_write(tp, 0x06, 0xe5e4);
++ mdio_write(tp, 0x06, 0x27fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8dad);
++ mdio_write(tp, 0x06, 0x2014);
++ mdio_write(tp, 0x06, 0xee8b);
++ mdio_write(tp, 0x06, 0x8d00);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0x5a78);
++ mdio_write(tp, 0x06, 0x039e);
++ mdio_write(tp, 0x06, 0x0902);
++ mdio_write(tp, 0x06, 0x05e8);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x4f02);
++ mdio_write(tp, 0x06, 0x326c);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x1df6);
++ mdio_write(tp, 0x06, 0x20e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x022f);
++ mdio_write(tp, 0x06, 0x0902);
++ mdio_write(tp, 0x06, 0x2ab0);
++ mdio_write(tp, 0x06, 0x0285);
++ mdio_write(tp, 0x06, 0x1602);
++ mdio_write(tp, 0x06, 0x03ba);
++ mdio_write(tp, 0x06, 0x0284);
++ mdio_write(tp, 0x06, 0xe502);
++ mdio_write(tp, 0x06, 0x2df1);
++ mdio_write(tp, 0x06, 0x0283);
++ mdio_write(tp, 0x06, 0x8302);
++ mdio_write(tp, 0x06, 0x0475);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x210b);
++ mdio_write(tp, 0x06, 0xf621);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x83f8);
++ mdio_write(tp, 0x06, 0x021c);
++ mdio_write(tp, 0x06, 0x99e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad22);
++ mdio_write(tp, 0x06, 0x08f6);
++ mdio_write(tp, 0x06, 0x22e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0235);
++ mdio_write(tp, 0x06, 0x63e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad23);
++ mdio_write(tp, 0x06, 0x08f6);
++ mdio_write(tp, 0x06, 0x23e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0231);
++ mdio_write(tp, 0x06, 0x57e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x24e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2505);
++ mdio_write(tp, 0x06, 0xf625);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8ee0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x08f6);
++ mdio_write(tp, 0x06, 0x26e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x022d);
++ mdio_write(tp, 0x06, 0x1ce0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x27e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0203);
++ mdio_write(tp, 0x06, 0x80fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9e0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xac26);
++ mdio_write(tp, 0x06, 0x1ae0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xac21);
++ mdio_write(tp, 0x06, 0x14e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xac20);
++ mdio_write(tp, 0x06, 0x0ee0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xac23);
++ mdio_write(tp, 0x06, 0x08e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xac24);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x3802);
++ mdio_write(tp, 0x06, 0x1ac2);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x1c04);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x1d04);
++ mdio_write(tp, 0x06, 0xe2e0);
++ mdio_write(tp, 0x06, 0x7ce3);
++ mdio_write(tp, 0x06, 0xe07d);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x38e1);
++ mdio_write(tp, 0x06, 0xe039);
++ mdio_write(tp, 0x06, 0xad2e);
++ mdio_write(tp, 0x06, 0x1bad);
++ mdio_write(tp, 0x06, 0x390d);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf22);
++ mdio_write(tp, 0x06, 0x7a02);
++ mdio_write(tp, 0x06, 0x387d);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0xacae);
++ mdio_write(tp, 0x06, 0x0bac);
++ mdio_write(tp, 0x06, 0x3802);
++ mdio_write(tp, 0x06, 0xae06);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0xe902);
++ mdio_write(tp, 0x06, 0x822e);
++ mdio_write(tp, 0x06, 0x021a);
++ mdio_write(tp, 0x06, 0xd3fd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e1);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2602);
++ mdio_write(tp, 0x06, 0xf728);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2105);
++ mdio_write(tp, 0x06, 0x0222);
++ mdio_write(tp, 0x06, 0x8ef7);
++ mdio_write(tp, 0x06, 0x29e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0x14b8);
++ mdio_write(tp, 0x06, 0xf72a);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2305);
++ mdio_write(tp, 0x06, 0x0212);
++ mdio_write(tp, 0x06, 0xf4f7);
++ mdio_write(tp, 0x06, 0x2be0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0x8284);
++ mdio_write(tp, 0x06, 0xf72c);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xf4fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2600);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2109);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xf4ac);
++ mdio_write(tp, 0x06, 0x2003);
++ mdio_write(tp, 0x06, 0x0222);
++ mdio_write(tp, 0x06, 0x7de0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x09e0);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xac21);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x1408);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2309);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xf4ac);
++ mdio_write(tp, 0x06, 0x2203);
++ mdio_write(tp, 0x06, 0x0213);
++ mdio_write(tp, 0x06, 0x07e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x09e0);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xac23);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0x8289);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e1);
++ mdio_write(tp, 0x06, 0x8af4);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x2602);
++ mdio_write(tp, 0x06, 0xf628);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ad);
++ mdio_write(tp, 0x06, 0x210a);
++ mdio_write(tp, 0x06, 0xe083);
++ mdio_write(tp, 0x06, 0xecf6);
++ mdio_write(tp, 0x06, 0x27a0);
++ mdio_write(tp, 0x06, 0x0502);
++ mdio_write(tp, 0x06, 0xf629);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2008);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xe8ad);
++ mdio_write(tp, 0x06, 0x2102);
++ mdio_write(tp, 0x06, 0xf62a);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ad);
++ mdio_write(tp, 0x06, 0x2308);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x20a0);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0xf62b);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x2408);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xc2a0);
++ mdio_write(tp, 0x06, 0x0302);
++ mdio_write(tp, 0x06, 0xf62c);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xf4a1);
++ mdio_write(tp, 0x06, 0x0008);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf22);
++ mdio_write(tp, 0x06, 0x7a02);
++ mdio_write(tp, 0x06, 0x387d);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xc200);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ad);
++ mdio_write(tp, 0x06, 0x241e);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xc2a0);
++ mdio_write(tp, 0x06, 0x0005);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0xb0ae);
++ mdio_write(tp, 0x06, 0xf5a0);
++ mdio_write(tp, 0x06, 0x0105);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0xc0ae);
++ mdio_write(tp, 0x06, 0x0ba0);
++ mdio_write(tp, 0x06, 0x0205);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0xcaae);
++ mdio_write(tp, 0x06, 0x03a0);
++ mdio_write(tp, 0x06, 0x0300);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0xe1ee);
++ mdio_write(tp, 0x06, 0x8ac2);
++ mdio_write(tp, 0x06, 0x01ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8ee);
++ mdio_write(tp, 0x06, 0x8ac9);
++ mdio_write(tp, 0x06, 0x0002);
++ mdio_write(tp, 0x06, 0x8317);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8ac8);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0xc91f);
++ mdio_write(tp, 0x06, 0x019e);
++ mdio_write(tp, 0x06, 0x0611);
++ mdio_write(tp, 0x06, 0xe58a);
++ mdio_write(tp, 0x06, 0xc9ae);
++ mdio_write(tp, 0x06, 0x04ee);
++ mdio_write(tp, 0x06, 0x8ac2);
++ mdio_write(tp, 0x06, 0x01fc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xfbbf);
++ mdio_write(tp, 0x06, 0x8ac4);
++ mdio_write(tp, 0x06, 0xef79);
++ mdio_write(tp, 0x06, 0xd200);
++ mdio_write(tp, 0x06, 0xd400);
++ mdio_write(tp, 0x06, 0x221e);
++ mdio_write(tp, 0x06, 0x02bf);
++ mdio_write(tp, 0x06, 0x3024);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7dbf);
++ mdio_write(tp, 0x06, 0x13ff);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x500d);
++ mdio_write(tp, 0x06, 0x4559);
++ mdio_write(tp, 0x06, 0x1fef);
++ mdio_write(tp, 0x06, 0x97dd);
++ mdio_write(tp, 0x06, 0xd308);
++ mdio_write(tp, 0x06, 0x1a93);
++ mdio_write(tp, 0x06, 0xdd12);
++ mdio_write(tp, 0x06, 0x17a2);
++ mdio_write(tp, 0x06, 0x04de);
++ mdio_write(tp, 0x06, 0xffef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xfbee);
++ mdio_write(tp, 0x06, 0x8ac2);
++ mdio_write(tp, 0x06, 0x03d5);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x06, 0xbf8a);
++ mdio_write(tp, 0x06, 0xc4ef);
++ mdio_write(tp, 0x06, 0x79ef);
++ mdio_write(tp, 0x06, 0x45bf);
++ mdio_write(tp, 0x06, 0x3024);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7dbf);
++ mdio_write(tp, 0x06, 0x13ff);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x50ad);
++ mdio_write(tp, 0x06, 0x2702);
++ mdio_write(tp, 0x06, 0x78ff);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0xca1b);
++ mdio_write(tp, 0x06, 0x01aa);
++ mdio_write(tp, 0x06, 0x2eef);
++ mdio_write(tp, 0x06, 0x97d9);
++ mdio_write(tp, 0x06, 0x7900);
++ mdio_write(tp, 0x06, 0x9e2b);
++ mdio_write(tp, 0x06, 0x81dd);
++ mdio_write(tp, 0x06, 0xbf85);
++ mdio_write(tp, 0x06, 0xad02);
++ mdio_write(tp, 0x06, 0x387d);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xef02);
++ mdio_write(tp, 0x06, 0x100c);
++ mdio_write(tp, 0x06, 0x11b0);
++ mdio_write(tp, 0x06, 0xfc0d);
++ mdio_write(tp, 0x06, 0x11bf);
++ mdio_write(tp, 0x06, 0x85aa);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7dd1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x85aa);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7dee);
++ mdio_write(tp, 0x06, 0x8ac2);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x0413);
++ mdio_write(tp, 0x06, 0xa38b);
++ mdio_write(tp, 0x06, 0xb4d3);
++ mdio_write(tp, 0x06, 0x8012);
++ mdio_write(tp, 0x06, 0x17a2);
++ mdio_write(tp, 0x06, 0x04ad);
++ mdio_write(tp, 0x06, 0xffef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x48e0);
++ mdio_write(tp, 0x06, 0x8a96);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0x977c);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x9e35);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x9600);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x9700);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0xbee1);
++ mdio_write(tp, 0x06, 0x8abf);
++ mdio_write(tp, 0x06, 0xe28a);
++ mdio_write(tp, 0x06, 0xc0e3);
++ mdio_write(tp, 0x06, 0x8ac1);
++ mdio_write(tp, 0x06, 0x0237);
++ mdio_write(tp, 0x06, 0x74ad);
++ mdio_write(tp, 0x06, 0x2012);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x9603);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0x97b7);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xc000);
++ mdio_write(tp, 0x06, 0xee8a);
++ mdio_write(tp, 0x06, 0xc100);
++ mdio_write(tp, 0x06, 0xae11);
++ mdio_write(tp, 0x06, 0x15e6);
++ mdio_write(tp, 0x06, 0x8ac0);
++ mdio_write(tp, 0x06, 0xe78a);
++ mdio_write(tp, 0x06, 0xc1ae);
++ mdio_write(tp, 0x06, 0x08ee);
++ mdio_write(tp, 0x06, 0x8ac0);
++ mdio_write(tp, 0x06, 0x00ee);
++ mdio_write(tp, 0x06, 0x8ac1);
++ mdio_write(tp, 0x06, 0x00fd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xae20);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0xe001);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x32e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf720);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40bf);
++ mdio_write(tp, 0x06, 0x3230);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x50ad);
++ mdio_write(tp, 0x06, 0x2821);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x20e1);
++ mdio_write(tp, 0x06, 0xe021);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x18e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf620);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40ee);
++ mdio_write(tp, 0x06, 0x8b3b);
++ mdio_write(tp, 0x06, 0xffe0);
++ mdio_write(tp, 0x06, 0x8a8a);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0x8be4);
++ mdio_write(tp, 0x06, 0xe000);
++ mdio_write(tp, 0x06, 0xe5e0);
++ mdio_write(tp, 0x06, 0x01ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xface);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69fa);
++ mdio_write(tp, 0x06, 0xd401);
++ mdio_write(tp, 0x06, 0x55b4);
++ mdio_write(tp, 0x06, 0xfebf);
++ mdio_write(tp, 0x06, 0x1c1e);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x50ac);
++ mdio_write(tp, 0x06, 0x280b);
++ mdio_write(tp, 0x06, 0xbf1c);
++ mdio_write(tp, 0x06, 0x1b02);
++ mdio_write(tp, 0x06, 0x3850);
++ mdio_write(tp, 0x06, 0xac28);
++ mdio_write(tp, 0x06, 0x49ae);
++ mdio_write(tp, 0x06, 0x64bf);
++ mdio_write(tp, 0x06, 0x1c1b);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x50ac);
++ mdio_write(tp, 0x06, 0x285b);
++ mdio_write(tp, 0x06, 0xd000);
++ mdio_write(tp, 0x06, 0x0284);
++ mdio_write(tp, 0x06, 0xcaac);
++ mdio_write(tp, 0x06, 0x2105);
++ mdio_write(tp, 0x06, 0xac22);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x4ebf);
++ mdio_write(tp, 0x06, 0xe0c4);
++ mdio_write(tp, 0x06, 0xbe85);
++ mdio_write(tp, 0x06, 0xf6d2);
++ mdio_write(tp, 0x06, 0x04d8);
++ mdio_write(tp, 0x06, 0x19d9);
++ mdio_write(tp, 0x06, 0x1907);
++ mdio_write(tp, 0x06, 0xdc19);
++ mdio_write(tp, 0x06, 0xdd19);
++ mdio_write(tp, 0x06, 0x0789);
++ mdio_write(tp, 0x06, 0x89ef);
++ mdio_write(tp, 0x06, 0x645e);
++ mdio_write(tp, 0x06, 0x07ff);
++ mdio_write(tp, 0x06, 0x0d65);
++ mdio_write(tp, 0x06, 0x5cf8);
++ mdio_write(tp, 0x06, 0x001e);
++ mdio_write(tp, 0x06, 0x46dc);
++ mdio_write(tp, 0x06, 0x19dd);
++ mdio_write(tp, 0x06, 0x19b2);
++ mdio_write(tp, 0x06, 0xe2d4);
++ mdio_write(tp, 0x06, 0x0001);
++ mdio_write(tp, 0x06, 0xbf1c);
++ mdio_write(tp, 0x06, 0x1b02);
++ mdio_write(tp, 0x06, 0x387d);
++ mdio_write(tp, 0x06, 0xae1d);
++ mdio_write(tp, 0x06, 0xbee0);
++ mdio_write(tp, 0x06, 0xc4bf);
++ mdio_write(tp, 0x06, 0x85f6);
++ mdio_write(tp, 0x06, 0xd204);
++ mdio_write(tp, 0x06, 0xd819);
++ mdio_write(tp, 0x06, 0xd919);
++ mdio_write(tp, 0x06, 0x07dc);
++ mdio_write(tp, 0x06, 0x19dd);
++ mdio_write(tp, 0x06, 0x1907);
++ mdio_write(tp, 0x06, 0xb2f4);
++ mdio_write(tp, 0x06, 0xd400);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x1c1b);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7dfe);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfec6);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc05);
++ mdio_write(tp, 0x06, 0xf9e2);
++ mdio_write(tp, 0x06, 0xe0ea);
++ mdio_write(tp, 0x06, 0xe3e0);
++ mdio_write(tp, 0x06, 0xeb5a);
++ mdio_write(tp, 0x06, 0x070c);
++ mdio_write(tp, 0x06, 0x031e);
++ mdio_write(tp, 0x06, 0x20e6);
++ mdio_write(tp, 0x06, 0xe0ea);
++ mdio_write(tp, 0x06, 0xe7e0);
++ mdio_write(tp, 0x06, 0xebe0);
++ mdio_write(tp, 0x06, 0xe0fc);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0xfdfd);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0x8b80);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x22bf);
++ mdio_write(tp, 0x06, 0x4616);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x50e0);
++ mdio_write(tp, 0x06, 0x8b44);
++ mdio_write(tp, 0x06, 0x1f01);
++ mdio_write(tp, 0x06, 0x9e15);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x44ad);
++ mdio_write(tp, 0x06, 0x2907);
++ mdio_write(tp, 0x06, 0xac28);
++ mdio_write(tp, 0x06, 0x04d1);
++ mdio_write(tp, 0x06, 0x01ae);
++ mdio_write(tp, 0x06, 0x02d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x85b0);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7def);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x30e0);
++ mdio_write(tp, 0x06, 0xe036);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x37e1);
++ mdio_write(tp, 0x06, 0x8b3f);
++ mdio_write(tp, 0x06, 0x1f10);
++ mdio_write(tp, 0x06, 0x9e23);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x3fac);
++ mdio_write(tp, 0x06, 0x200b);
++ mdio_write(tp, 0x06, 0xac21);
++ mdio_write(tp, 0x06, 0x0dac);
++ mdio_write(tp, 0x06, 0x250f);
++ mdio_write(tp, 0x06, 0xac27);
++ mdio_write(tp, 0x06, 0x11ae);
++ mdio_write(tp, 0x06, 0x1202);
++ mdio_write(tp, 0x06, 0x2c47);
++ mdio_write(tp, 0x06, 0xae0d);
++ mdio_write(tp, 0x06, 0x0285);
++ mdio_write(tp, 0x06, 0x4fae);
++ mdio_write(tp, 0x06, 0x0802);
++ mdio_write(tp, 0x06, 0x2c69);
++ mdio_write(tp, 0x06, 0xae03);
++ mdio_write(tp, 0x06, 0x022c);
++ mdio_write(tp, 0x06, 0x7cfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x6902);
++ mdio_write(tp, 0x06, 0x856c);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x14e1);
++ mdio_write(tp, 0x06, 0xe015);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x08d1);
++ mdio_write(tp, 0x06, 0x1ebf);
++ mdio_write(tp, 0x06, 0x2cd9);
++ mdio_write(tp, 0x06, 0x0238);
++ mdio_write(tp, 0x06, 0x7def);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x2fd0);
++ mdio_write(tp, 0x06, 0x0b02);
++ mdio_write(tp, 0x06, 0x3682);
++ mdio_write(tp, 0x06, 0x5882);
++ mdio_write(tp, 0x06, 0x7882);
++ mdio_write(tp, 0x06, 0x9f24);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x32e1);
++ mdio_write(tp, 0x06, 0x8b33);
++ mdio_write(tp, 0x06, 0x1f10);
++ mdio_write(tp, 0x06, 0x9e1a);
++ mdio_write(tp, 0x06, 0x10e4);
++ mdio_write(tp, 0x06, 0x8b32);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x28e1);
++ mdio_write(tp, 0x06, 0xe029);
++ mdio_write(tp, 0x06, 0xf72c);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0x28e5);
++ mdio_write(tp, 0x06, 0xe029);
++ mdio_write(tp, 0x06, 0xf62c);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0x28e5);
++ mdio_write(tp, 0x06, 0xe029);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0x4077);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0x52e0);
++ mdio_write(tp, 0x06, 0xeed9);
++ mdio_write(tp, 0x06, 0xe04c);
++ mdio_write(tp, 0x06, 0xbbe0);
++ mdio_write(tp, 0x06, 0x2a00);
++ mdio_write(tp, 0x05, 0xe142);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x05, 0xe140);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x00);
++ if (gphy_val & BIT_7)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val |= BIT_1;
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8b80);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_2 | BIT_1;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002D);
++ gphy_val = mdio_read(tp, 0x18);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x18, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x14);
++ gphy_val |= BIT_15;
++ mdio_write(tp, 0x14, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B85);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_14;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x09, 0xA20F);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B55);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8B5E);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8B67);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8B70);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0078);
++ mdio_write(tp, 0x17, 0x0000);
++ mdio_write(tp, 0x19, 0x00FB);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B79);
++ mdio_write(tp, 0x06, 0xAA00);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0003);
++ mdio_write(tp, 0x01, 0x328A);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8B54);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8B5D);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8A7C);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A7F);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_8);
++ mdio_write(tp, 0x05, 0x8A82);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A88);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8b85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_15);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val |= BIT_12;
++ mdio_write(tp, 0x15, gphy_val);
++ } else if (tp->mcfg == CFG_METHOD_19) {
++ RTL_W8(0x6E, RTL_R8(0x6E) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0x1AE, 2, 0x0403, ERIAR_ExGMAC);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val &= ~(BIT_12);
++ mdio_write(tp, 0x15, gphy_val);
++ mdio_write(tp, 0x00, 0x9800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002f);
++ for (i = 0; i < 1000; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x1c);
++ if (gphy_val & 0x0080)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0307);
++ mdio_write(tp, 0x15, 0x0098);
++ mdio_write(tp, 0x19, 0x7c0b);
++ mdio_write(tp, 0x15, 0x0099);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00eb);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00f8);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00fe);
++ mdio_write(tp, 0x19, 0x6f0f);
++ mdio_write(tp, 0x15, 0x00db);
++ mdio_write(tp, 0x19, 0x6f09);
++ mdio_write(tp, 0x15, 0x00dc);
++ mdio_write(tp, 0x19, 0xaefd);
++ mdio_write(tp, 0x15, 0x00dd);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00de);
++ mdio_write(tp, 0x19, 0xc60b);
++ mdio_write(tp, 0x15, 0x00df);
++ mdio_write(tp, 0x19, 0x00fa);
++ mdio_write(tp, 0x15, 0x00e0);
++ mdio_write(tp, 0x19, 0x30e1);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0300);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x48f7);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xa080);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0xf602);
++ mdio_write(tp, 0x06, 0x011b);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x2802);
++ mdio_write(tp, 0x06, 0x0135);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x4502);
++ mdio_write(tp, 0x06, 0x015f);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x6b02);
++ mdio_write(tp, 0x06, 0x80e5);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x88e1);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8a1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8b);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8c1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8e1e);
++ mdio_write(tp, 0x06, 0x01a0);
++ mdio_write(tp, 0x06, 0x00c7);
++ mdio_write(tp, 0x06, 0xaebb);
++ mdio_write(tp, 0x06, 0xbf8b);
++ mdio_write(tp, 0x06, 0x88ec);
++ mdio_write(tp, 0x06, 0x0019);
++ mdio_write(tp, 0x06, 0xa98b);
++ mdio_write(tp, 0x06, 0x90f9);
++ mdio_write(tp, 0x06, 0xeeff);
++ mdio_write(tp, 0x06, 0xf600);
++ mdio_write(tp, 0x06, 0xeeff);
++ mdio_write(tp, 0x06, 0xf7fe);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf81);
++ mdio_write(tp, 0x06, 0x9802);
++ mdio_write(tp, 0x06, 0x39f3);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf81);
++ mdio_write(tp, 0x06, 0x9b02);
++ mdio_write(tp, 0x06, 0x39f3);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8dad);
++ mdio_write(tp, 0x06, 0x2014);
++ mdio_write(tp, 0x06, 0xee8b);
++ mdio_write(tp, 0x06, 0x8d00);
++ mdio_write(tp, 0x06, 0xe08a);
++ mdio_write(tp, 0x06, 0x5a78);
++ mdio_write(tp, 0x06, 0x039e);
++ mdio_write(tp, 0x06, 0x0902);
++ mdio_write(tp, 0x06, 0x05fc);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x8802);
++ mdio_write(tp, 0x06, 0x32dd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ac);
++ mdio_write(tp, 0x06, 0x261a);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x81ac);
++ mdio_write(tp, 0x06, 0x2114);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ac);
++ mdio_write(tp, 0x06, 0x200e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x85ac);
++ mdio_write(tp, 0x06, 0x2308);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x87ac);
++ mdio_write(tp, 0x06, 0x2402);
++ mdio_write(tp, 0x06, 0xae38);
++ mdio_write(tp, 0x06, 0x021a);
++ mdio_write(tp, 0x06, 0xd6ee);
++ mdio_write(tp, 0x06, 0xe41c);
++ mdio_write(tp, 0x06, 0x04ee);
++ mdio_write(tp, 0x06, 0xe41d);
++ mdio_write(tp, 0x06, 0x04e2);
++ mdio_write(tp, 0x06, 0xe07c);
++ mdio_write(tp, 0x06, 0xe3e0);
++ mdio_write(tp, 0x06, 0x7de0);
++ mdio_write(tp, 0x06, 0xe038);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x39ad);
++ mdio_write(tp, 0x06, 0x2e1b);
++ mdio_write(tp, 0x06, 0xad39);
++ mdio_write(tp, 0x06, 0x0dd1);
++ mdio_write(tp, 0x06, 0x01bf);
++ mdio_write(tp, 0x06, 0x22c8);
++ mdio_write(tp, 0x06, 0x0239);
++ mdio_write(tp, 0x06, 0xf302);
++ mdio_write(tp, 0x06, 0x21f0);
++ mdio_write(tp, 0x06, 0xae0b);
++ mdio_write(tp, 0x06, 0xac38);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x0602);
++ mdio_write(tp, 0x06, 0x222d);
++ mdio_write(tp, 0x06, 0x0222);
++ mdio_write(tp, 0x06, 0x7202);
++ mdio_write(tp, 0x06, 0x1ae7);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x201a);
++ mdio_write(tp, 0x06, 0xf620);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x2afe);
++ mdio_write(tp, 0x06, 0x022c);
++ mdio_write(tp, 0x06, 0x5c02);
++ mdio_write(tp, 0x06, 0x03c5);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x6702);
++ mdio_write(tp, 0x06, 0x2e4f);
++ mdio_write(tp, 0x06, 0x0204);
++ mdio_write(tp, 0x06, 0x8902);
++ mdio_write(tp, 0x06, 0x2f7a);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x210b);
++ mdio_write(tp, 0x06, 0xf621);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x0445);
++ mdio_write(tp, 0x06, 0x021c);
++ mdio_write(tp, 0x06, 0xb8e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad22);
++ mdio_write(tp, 0x06, 0x08f6);
++ mdio_write(tp, 0x06, 0x22e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0235);
++ mdio_write(tp, 0x06, 0xd4e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad23);
++ mdio_write(tp, 0x06, 0x08f6);
++ mdio_write(tp, 0x06, 0x23e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0231);
++ mdio_write(tp, 0x06, 0xc8e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad24);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x24e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2505);
++ mdio_write(tp, 0x06, 0xf625);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8ee0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x08f6);
++ mdio_write(tp, 0x06, 0x26e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x022d);
++ mdio_write(tp, 0x06, 0x6ae0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x27e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0203);
++ mdio_write(tp, 0x06, 0x8bfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0x8b80);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x22bf);
++ mdio_write(tp, 0x06, 0x479a);
++ mdio_write(tp, 0x06, 0x0239);
++ mdio_write(tp, 0x06, 0xc6e0);
++ mdio_write(tp, 0x06, 0x8b44);
++ mdio_write(tp, 0x06, 0x1f01);
++ mdio_write(tp, 0x06, 0x9e15);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x44ad);
++ mdio_write(tp, 0x06, 0x2907);
++ mdio_write(tp, 0x06, 0xac28);
++ mdio_write(tp, 0x06, 0x04d1);
++ mdio_write(tp, 0x06, 0x01ae);
++ mdio_write(tp, 0x06, 0x02d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x819e);
++ mdio_write(tp, 0x06, 0x0239);
++ mdio_write(tp, 0x06, 0xf3ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0x4077);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0xbbe0);
++ mdio_write(tp, 0x06, 0x2a00);
++ mdio_write(tp, 0x05, 0xe142);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x05, 0xe140);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val |= BIT_1;
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8b80);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_2 | BIT_1;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002D);
++ gphy_val = mdio_read(tp, 0x18);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x18, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x14);
++ gphy_val |= BIT_15;
++ mdio_write(tp, 0x14, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8B54);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8B5D);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8A7C);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A7F);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_8);
++ mdio_write(tp, 0x05, 0x8A82);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A88);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8b85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_15);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val |= BIT_12;
++ mdio_write(tp, 0x15, gphy_val);
++ } else if (tp->mcfg == CFG_METHOD_20) {
++ RTL_W8(0x6E, RTL_R8(0x6E) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0x1AE, 2, 0x0403, ERIAR_ExGMAC);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val &= ~(BIT_12);
++ mdio_write(tp, 0x15, gphy_val);
++ mdio_write(tp, 0x00, 0x4800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002f);
++ for (i = 0; i < 1000; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x1c);
++ if (gphy_val & 0x0080)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x1800);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x18);
++ if (!(gphy_val & 0x0001))
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0307);
++ mdio_write(tp, 0x15, 0x0098);
++ mdio_write(tp, 0x19, 0x7c0b);
++ mdio_write(tp, 0x15, 0x0099);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00eb);
++ mdio_write(tp, 0x19, 0x6c0b);
++ mdio_write(tp, 0x15, 0x00f8);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00fe);
++ mdio_write(tp, 0x19, 0x6f0f);
++ mdio_write(tp, 0x15, 0x00db);
++ mdio_write(tp, 0x19, 0x6f09);
++ mdio_write(tp, 0x15, 0x00dc);
++ mdio_write(tp, 0x19, 0xaefd);
++ mdio_write(tp, 0x15, 0x00dd);
++ mdio_write(tp, 0x19, 0x6f0b);
++ mdio_write(tp, 0x15, 0x00de);
++ mdio_write(tp, 0x19, 0xc60b);
++ mdio_write(tp, 0x15, 0x00df);
++ mdio_write(tp, 0x19, 0x00fa);
++ mdio_write(tp, 0x15, 0x00e0);
++ mdio_write(tp, 0x19, 0x30e1);
++ mdio_write(tp, 0x15, 0x0000);
++ mdio_write(tp, 0x16, 0x0306);
++ mdio_write(tp, 0x16, 0x0300);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0xfff6);
++ mdio_write(tp, 0x06, 0x0080);
++ mdio_write(tp, 0x05, 0x8000);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x48f7);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0xfff7);
++ mdio_write(tp, 0x06, 0xa080);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0xf602);
++ mdio_write(tp, 0x06, 0x011e);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x2b02);
++ mdio_write(tp, 0x06, 0x8077);
++ mdio_write(tp, 0x06, 0x0201);
++ mdio_write(tp, 0x06, 0x4802);
++ mdio_write(tp, 0x06, 0x0162);
++ mdio_write(tp, 0x06, 0x0280);
++ mdio_write(tp, 0x06, 0x9402);
++ mdio_write(tp, 0x06, 0x810e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x88e1);
++ mdio_write(tp, 0x06, 0x8b89);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8a1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8b);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8c1e);
++ mdio_write(tp, 0x06, 0x01e1);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x1e01);
++ mdio_write(tp, 0x06, 0xe18b);
++ mdio_write(tp, 0x06, 0x8e1e);
++ mdio_write(tp, 0x06, 0x01a0);
++ mdio_write(tp, 0x06, 0x00c7);
++ mdio_write(tp, 0x06, 0xaebb);
++ mdio_write(tp, 0x06, 0xd481);
++ mdio_write(tp, 0x06, 0xd4e4);
++ mdio_write(tp, 0x06, 0x8b92);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x9302);
++ mdio_write(tp, 0x06, 0x2e5a);
++ mdio_write(tp, 0x06, 0xbf8b);
++ mdio_write(tp, 0x06, 0x88ec);
++ mdio_write(tp, 0x06, 0x0019);
++ mdio_write(tp, 0x06, 0xa98b);
++ mdio_write(tp, 0x06, 0x90f9);
++ mdio_write(tp, 0x06, 0xeeff);
++ mdio_write(tp, 0x06, 0xf600);
++ mdio_write(tp, 0x06, 0xeeff);
++ mdio_write(tp, 0x06, 0xf7fc);
++ mdio_write(tp, 0x06, 0xd100);
++ mdio_write(tp, 0x06, 0xbf83);
++ mdio_write(tp, 0x06, 0x3c02);
++ mdio_write(tp, 0x06, 0x3a21);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf83);
++ mdio_write(tp, 0x06, 0x3f02);
++ mdio_write(tp, 0x06, 0x3a21);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8aad);
++ mdio_write(tp, 0x06, 0x2014);
++ mdio_write(tp, 0x06, 0xee8b);
++ mdio_write(tp, 0x06, 0x8a00);
++ mdio_write(tp, 0x06, 0x0220);
++ mdio_write(tp, 0x06, 0x8be0);
++ mdio_write(tp, 0x06, 0xe426);
++ mdio_write(tp, 0x06, 0xe1e4);
++ mdio_write(tp, 0x06, 0x27ee);
++ mdio_write(tp, 0x06, 0xe426);
++ mdio_write(tp, 0x06, 0x23e5);
++ mdio_write(tp, 0x06, 0xe427);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x14ee);
++ mdio_write(tp, 0x06, 0x8b8d);
++ mdio_write(tp, 0x06, 0x00e0);
++ mdio_write(tp, 0x06, 0x8a5a);
++ mdio_write(tp, 0x06, 0x7803);
++ mdio_write(tp, 0x06, 0x9e09);
++ mdio_write(tp, 0x06, 0x0206);
++ mdio_write(tp, 0x06, 0x2802);
++ mdio_write(tp, 0x06, 0x80b1);
++ mdio_write(tp, 0x06, 0x0232);
++ mdio_write(tp, 0x06, 0xfdfc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xf9e0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xac26);
++ mdio_write(tp, 0x06, 0x1ae0);
++ mdio_write(tp, 0x06, 0x8b81);
++ mdio_write(tp, 0x06, 0xac21);
++ mdio_write(tp, 0x06, 0x14e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xac20);
++ mdio_write(tp, 0x06, 0x0ee0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xac23);
++ mdio_write(tp, 0x06, 0x08e0);
++ mdio_write(tp, 0x06, 0x8b87);
++ mdio_write(tp, 0x06, 0xac24);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x3802);
++ mdio_write(tp, 0x06, 0x1b02);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x1c04);
++ mdio_write(tp, 0x06, 0xeee4);
++ mdio_write(tp, 0x06, 0x1d04);
++ mdio_write(tp, 0x06, 0xe2e0);
++ mdio_write(tp, 0x06, 0x7ce3);
++ mdio_write(tp, 0x06, 0xe07d);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x38e1);
++ mdio_write(tp, 0x06, 0xe039);
++ mdio_write(tp, 0x06, 0xad2e);
++ mdio_write(tp, 0x06, 0x1bad);
++ mdio_write(tp, 0x06, 0x390d);
++ mdio_write(tp, 0x06, 0xd101);
++ mdio_write(tp, 0x06, 0xbf22);
++ mdio_write(tp, 0x06, 0xe802);
++ mdio_write(tp, 0x06, 0x3a21);
++ mdio_write(tp, 0x06, 0x0222);
++ mdio_write(tp, 0x06, 0x10ae);
++ mdio_write(tp, 0x06, 0x0bac);
++ mdio_write(tp, 0x06, 0x3802);
++ mdio_write(tp, 0x06, 0xae06);
++ mdio_write(tp, 0x06, 0x0222);
++ mdio_write(tp, 0x06, 0x4d02);
++ mdio_write(tp, 0x06, 0x2292);
++ mdio_write(tp, 0x06, 0x021b);
++ mdio_write(tp, 0x06, 0x13fd);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x1af6);
++ mdio_write(tp, 0x06, 0x20e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x022b);
++ mdio_write(tp, 0x06, 0x1e02);
++ mdio_write(tp, 0x06, 0x82ae);
++ mdio_write(tp, 0x06, 0x0203);
++ mdio_write(tp, 0x06, 0xc002);
++ mdio_write(tp, 0x06, 0x827d);
++ mdio_write(tp, 0x06, 0x022e);
++ mdio_write(tp, 0x06, 0x6f02);
++ mdio_write(tp, 0x06, 0x047b);
++ mdio_write(tp, 0x06, 0x022f);
++ mdio_write(tp, 0x06, 0x9ae0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad21);
++ mdio_write(tp, 0x06, 0x0bf6);
++ mdio_write(tp, 0x06, 0x21e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0x0281);
++ mdio_write(tp, 0x06, 0x9002);
++ mdio_write(tp, 0x06, 0x1cd9);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2208);
++ mdio_write(tp, 0x06, 0xf622);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x35f4);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2308);
++ mdio_write(tp, 0x06, 0xf623);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x31e8);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2405);
++ mdio_write(tp, 0x06, 0xf624);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8ee0);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xad25);
++ mdio_write(tp, 0x06, 0x05f6);
++ mdio_write(tp, 0x06, 0x25e4);
++ mdio_write(tp, 0x06, 0x8b8e);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2608);
++ mdio_write(tp, 0x06, 0xf626);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x2d8a);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x8ead);
++ mdio_write(tp, 0x06, 0x2705);
++ mdio_write(tp, 0x06, 0xf627);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x8e02);
++ mdio_write(tp, 0x06, 0x0386);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8fa);
++ mdio_write(tp, 0x06, 0xef69);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0xe001);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x32e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf720);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40bf);
++ mdio_write(tp, 0x06, 0x32c1);
++ mdio_write(tp, 0x06, 0x0239);
++ mdio_write(tp, 0x06, 0xf4ad);
++ mdio_write(tp, 0x06, 0x2821);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x20e1);
++ mdio_write(tp, 0x06, 0xe021);
++ mdio_write(tp, 0x06, 0xad20);
++ mdio_write(tp, 0x06, 0x18e0);
++ mdio_write(tp, 0x06, 0x8b40);
++ mdio_write(tp, 0x06, 0xf620);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x40ee);
++ mdio_write(tp, 0x06, 0x8b3b);
++ mdio_write(tp, 0x06, 0xffe0);
++ mdio_write(tp, 0x06, 0x8a8a);
++ mdio_write(tp, 0x06, 0xe18a);
++ mdio_write(tp, 0x06, 0x8be4);
++ mdio_write(tp, 0x06, 0xe000);
++ mdio_write(tp, 0x06, 0xe5e0);
++ mdio_write(tp, 0x06, 0x01ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8f9);
++ mdio_write(tp, 0x06, 0xface);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69fa);
++ mdio_write(tp, 0x06, 0xd401);
++ mdio_write(tp, 0x06, 0x55b4);
++ mdio_write(tp, 0x06, 0xfebf);
++ mdio_write(tp, 0x06, 0x1c5e);
++ mdio_write(tp, 0x06, 0x0239);
++ mdio_write(tp, 0x06, 0xf4ac);
++ mdio_write(tp, 0x06, 0x280b);
++ mdio_write(tp, 0x06, 0xbf1c);
++ mdio_write(tp, 0x06, 0x5b02);
++ mdio_write(tp, 0x06, 0x39f4);
++ mdio_write(tp, 0x06, 0xac28);
++ mdio_write(tp, 0x06, 0x49ae);
++ mdio_write(tp, 0x06, 0x64bf);
++ mdio_write(tp, 0x06, 0x1c5b);
++ mdio_write(tp, 0x06, 0x0239);
++ mdio_write(tp, 0x06, 0xf4ac);
++ mdio_write(tp, 0x06, 0x285b);
++ mdio_write(tp, 0x06, 0xd000);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0x62ac);
++ mdio_write(tp, 0x06, 0x2105);
++ mdio_write(tp, 0x06, 0xac22);
++ mdio_write(tp, 0x06, 0x02ae);
++ mdio_write(tp, 0x06, 0x4ebf);
++ mdio_write(tp, 0x06, 0xe0c4);
++ mdio_write(tp, 0x06, 0xbe85);
++ mdio_write(tp, 0x06, 0xecd2);
++ mdio_write(tp, 0x06, 0x04d8);
++ mdio_write(tp, 0x06, 0x19d9);
++ mdio_write(tp, 0x06, 0x1907);
++ mdio_write(tp, 0x06, 0xdc19);
++ mdio_write(tp, 0x06, 0xdd19);
++ mdio_write(tp, 0x06, 0x0789);
++ mdio_write(tp, 0x06, 0x89ef);
++ mdio_write(tp, 0x06, 0x645e);
++ mdio_write(tp, 0x06, 0x07ff);
++ mdio_write(tp, 0x06, 0x0d65);
++ mdio_write(tp, 0x06, 0x5cf8);
++ mdio_write(tp, 0x06, 0x001e);
++ mdio_write(tp, 0x06, 0x46dc);
++ mdio_write(tp, 0x06, 0x19dd);
++ mdio_write(tp, 0x06, 0x19b2);
++ mdio_write(tp, 0x06, 0xe2d4);
++ mdio_write(tp, 0x06, 0x0001);
++ mdio_write(tp, 0x06, 0xbf1c);
++ mdio_write(tp, 0x06, 0x5b02);
++ mdio_write(tp, 0x06, 0x3a21);
++ mdio_write(tp, 0x06, 0xae1d);
++ mdio_write(tp, 0x06, 0xbee0);
++ mdio_write(tp, 0x06, 0xc4bf);
++ mdio_write(tp, 0x06, 0x85ec);
++ mdio_write(tp, 0x06, 0xd204);
++ mdio_write(tp, 0x06, 0xd819);
++ mdio_write(tp, 0x06, 0xd919);
++ mdio_write(tp, 0x06, 0x07dc);
++ mdio_write(tp, 0x06, 0x19dd);
++ mdio_write(tp, 0x06, 0x1907);
++ mdio_write(tp, 0x06, 0xb2f4);
++ mdio_write(tp, 0x06, 0xd400);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x1c5b);
++ mdio_write(tp, 0x06, 0x023a);
++ mdio_write(tp, 0x06, 0x21fe);
++ mdio_write(tp, 0x06, 0xef96);
++ mdio_write(tp, 0x06, 0xfec6);
++ mdio_write(tp, 0x06, 0xfefd);
++ mdio_write(tp, 0x06, 0xfc05);
++ mdio_write(tp, 0x06, 0xf9e2);
++ mdio_write(tp, 0x06, 0xe0ea);
++ mdio_write(tp, 0x06, 0xe3e0);
++ mdio_write(tp, 0x06, 0xeb5a);
++ mdio_write(tp, 0x06, 0x070c);
++ mdio_write(tp, 0x06, 0x031e);
++ mdio_write(tp, 0x06, 0x20e6);
++ mdio_write(tp, 0x06, 0xe0ea);
++ mdio_write(tp, 0x06, 0xe7e0);
++ mdio_write(tp, 0x06, 0xebe0);
++ mdio_write(tp, 0x06, 0xe0fc);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0xfdfd);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x69e0);
++ mdio_write(tp, 0x06, 0x8b80);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x22bf);
++ mdio_write(tp, 0x06, 0x47ba);
++ mdio_write(tp, 0x06, 0x0239);
++ mdio_write(tp, 0x06, 0xf4e0);
++ mdio_write(tp, 0x06, 0x8b44);
++ mdio_write(tp, 0x06, 0x1f01);
++ mdio_write(tp, 0x06, 0x9e15);
++ mdio_write(tp, 0x06, 0xe58b);
++ mdio_write(tp, 0x06, 0x44ad);
++ mdio_write(tp, 0x06, 0x2907);
++ mdio_write(tp, 0x06, 0xac28);
++ mdio_write(tp, 0x06, 0x04d1);
++ mdio_write(tp, 0x06, 0x01ae);
++ mdio_write(tp, 0x06, 0x02d1);
++ mdio_write(tp, 0x06, 0x00bf);
++ mdio_write(tp, 0x06, 0x8342);
++ mdio_write(tp, 0x06, 0x023a);
++ mdio_write(tp, 0x06, 0x21ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x30e0);
++ mdio_write(tp, 0x06, 0xe036);
++ mdio_write(tp, 0x06, 0xe1e0);
++ mdio_write(tp, 0x06, 0x37e1);
++ mdio_write(tp, 0x06, 0x8b3f);
++ mdio_write(tp, 0x06, 0x1f10);
++ mdio_write(tp, 0x06, 0x9e23);
++ mdio_write(tp, 0x06, 0xe48b);
++ mdio_write(tp, 0x06, 0x3fac);
++ mdio_write(tp, 0x06, 0x200b);
++ mdio_write(tp, 0x06, 0xac21);
++ mdio_write(tp, 0x06, 0x0dac);
++ mdio_write(tp, 0x06, 0x250f);
++ mdio_write(tp, 0x06, 0xac27);
++ mdio_write(tp, 0x06, 0x11ae);
++ mdio_write(tp, 0x06, 0x1202);
++ mdio_write(tp, 0x06, 0x2cb5);
++ mdio_write(tp, 0x06, 0xae0d);
++ mdio_write(tp, 0x06, 0x0282);
++ mdio_write(tp, 0x06, 0xe7ae);
++ mdio_write(tp, 0x06, 0x0802);
++ mdio_write(tp, 0x06, 0x2cd7);
++ mdio_write(tp, 0x06, 0xae03);
++ mdio_write(tp, 0x06, 0x022c);
++ mdio_write(tp, 0x06, 0xeafc);
++ mdio_write(tp, 0x06, 0x04f8);
++ mdio_write(tp, 0x06, 0xfaef);
++ mdio_write(tp, 0x06, 0x6902);
++ mdio_write(tp, 0x06, 0x8304);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x14e1);
++ mdio_write(tp, 0x06, 0xe015);
++ mdio_write(tp, 0x06, 0xad26);
++ mdio_write(tp, 0x06, 0x08d1);
++ mdio_write(tp, 0x06, 0x1ebf);
++ mdio_write(tp, 0x06, 0x2d47);
++ mdio_write(tp, 0x06, 0x023a);
++ mdio_write(tp, 0x06, 0x21ef);
++ mdio_write(tp, 0x06, 0x96fe);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0xf8e0);
++ mdio_write(tp, 0x06, 0x8b85);
++ mdio_write(tp, 0x06, 0xad27);
++ mdio_write(tp, 0x06, 0x2fd0);
++ mdio_write(tp, 0x06, 0x0b02);
++ mdio_write(tp, 0x06, 0x3826);
++ mdio_write(tp, 0x06, 0x5882);
++ mdio_write(tp, 0x06, 0x7882);
++ mdio_write(tp, 0x06, 0x9f24);
++ mdio_write(tp, 0x06, 0xe08b);
++ mdio_write(tp, 0x06, 0x32e1);
++ mdio_write(tp, 0x06, 0x8b33);
++ mdio_write(tp, 0x06, 0x1f10);
++ mdio_write(tp, 0x06, 0x9e1a);
++ mdio_write(tp, 0x06, 0x10e4);
++ mdio_write(tp, 0x06, 0x8b32);
++ mdio_write(tp, 0x06, 0xe0e0);
++ mdio_write(tp, 0x06, 0x28e1);
++ mdio_write(tp, 0x06, 0xe029);
++ mdio_write(tp, 0x06, 0xf72c);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0x28e5);
++ mdio_write(tp, 0x06, 0xe029);
++ mdio_write(tp, 0x06, 0xf62c);
++ mdio_write(tp, 0x06, 0xe4e0);
++ mdio_write(tp, 0x06, 0x28e5);
++ mdio_write(tp, 0x06, 0xe029);
++ mdio_write(tp, 0x06, 0xfc04);
++ mdio_write(tp, 0x06, 0x00e1);
++ mdio_write(tp, 0x06, 0x4077);
++ mdio_write(tp, 0x06, 0xe140);
++ mdio_write(tp, 0x06, 0xbbe0);
++ mdio_write(tp, 0x06, 0x2a00);
++ mdio_write(tp, 0x05, 0xe142);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x05, 0xe140);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x1f, 0x0005);
++ for (i = 0; i < 200; i++) {
++ udelay(100);
++ gphy_val = mdio_read(tp, 0x00);
++ if (gphy_val & BIT_7)
++ break;
++ }
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x0023);
++ gphy_val = mdio_read(tp, 0x17);
++ gphy_val |= BIT_1;
++ mdio_write(tp, 0x17, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8b80);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_2 | BIT_1;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0007);
++ mdio_write(tp, 0x1e, 0x002D);
++ gphy_val = mdio_read(tp, 0x18);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x18, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x14);
++ gphy_val |= BIT_15;
++ mdio_write(tp, 0x14, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B86);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_0;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B85);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_14;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0003);
++ mdio_write(tp, 0x09, 0xA20F);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B55);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8B5E);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8B67);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x05, 0x8B70);
++ mdio_write(tp, 0x06, 0x0000);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x0078);
++ mdio_write(tp, 0x17, 0x0000);
++ mdio_write(tp, 0x19, 0x00aa);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B79);
++ mdio_write(tp, 0x06, 0xAA00);
++ mdio_write(tp, 0x1F, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8B54);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8B5D);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_11);
++ mdio_write(tp, 0x05, 0x8A7C);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A7F);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_8);
++ mdio_write(tp, 0x05, 0x8A82);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x05, 0x8A88);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) & ~BIT_8);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0005);
++ mdio_write(tp, 0x05, 0x8b85);
++ mdio_write(tp, 0x06, mdio_read(tp, 0x06) | BIT_15);
++ mdio_write(tp, 0x1f, 0x0000);
++
++ mdio_write(tp, 0x1f, 0x0000);
++ gphy_val = mdio_read(tp, 0x15);
++ gphy_val |= BIT_12;
++ mdio_write(tp, 0x15, gphy_val);
++ } else if (tp->mcfg == CFG_METHOD_21) {
++ u16 rtl8111g_phy_reset_value[]={
++ 0xE008, 0xE01B, 0xE01D, 0xE01F, 0xE021, 0xE023,
++ 0xE025, 0xE027, 0x49D2, 0xF10D, 0x766C, 0x49E2,
++ 0xF00A, 0x1EC0, 0x8EE1, 0xC60A, 0x77C0, 0x4870,
++ 0x9FC0, 0x1EA0, 0xC707, 0x8EE1, 0x9D6C, 0xC603,
++ 0xBE00, 0xB416, 0x0076, 0xE86C, 0xC602, 0xBE00,
++ 0x0000, 0xC602, 0xBE00, 0x0000, 0xC602, 0xBE00,
++ 0x0000, 0xC602, 0xBE00, 0x0000, 0xC602, 0xBE00,
++ 0x0000, 0xC602, 0xBE00, 0x0000, 0xC602, 0xBE00,
++ 0x0000, 0x0000, 0x0000, 0x0000
++ };
++ for (i = 0; i < ARRAY_SIZE(rtl8111g_phy_reset_value); i++)
++ mac_ocp_write(tp, 0xF800+i*2, rtl8111g_phy_reset_value[i]);
++ mac_ocp_write(tp, 0xFC26, 0x8000);
++ mac_ocp_write(tp, 0xFC28, 0x0075);
++
++ RTL_W8(0xD0, RTL_R8(0xD0) | BIT_6 | BIT_7);
++ RTL_W8(0x6E, RTL_R8(0x6E) | BIT_6);
++ RTL_W8(0xF2, RTL_R8(0xF2) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0x5F0, 2, 0x4f87, ERIAR_ExGMAC);
++ gphy_val = rtl8168_eri_read(ioaddr, 0xD4, 2, ERIAR_ExGMAC);
++ gphy_val |= (0x3F << 7);
++ rtl8168_eri_write(ioaddr, 0xD4, 2, gphy_val, ERIAR_ExGMAC);
++ gphy_val = rtl8168_eri_read(ioaddr, 0x3E8, 2, ERIAR_ExGMAC);
++ gphy_val |= BIT_14;
++ rtl8168_eri_write(ioaddr, 0x3E8, 2, gphy_val, ERIAR_ExGMAC);
++ gphy_val = rtl8168_eri_read(ioaddr, 0x1D0, 1, ERIAR_ExGMAC);
++ gphy_val |= BIT_1;
++ rtl8168_eri_write(ioaddr, 0x1D0, 1, gphy_val, ERIAR_ExGMAC);
++
++ mdio_write(tp, 0x1f, 0x0B82);
++ gphy_val = mdio_read(tp, 0x10);
++ gphy_val |= BIT_4;
++ mdio_write(tp, 0x10, gphy_val);
++ mdio_write(tp, 0x1f, 0x0B80);
++ for (i = 0; i < 10; i++) {
++ if (mdio_read(tp, 0x10) & 0x0040)
++ break;
++ mdelay(10);
++ }
++ mdio_write(tp, 0x1f, 0x0A43);
++ mdio_write(tp, 0x13, 0x8146);
++ mdio_write(tp, 0x14, 0x2300);
++ mdio_write(tp, 0x13, 0xB820);
++ mdio_write(tp, 0x14, 0x0210);
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0xB820);
++ mdio_write(tp, 0x14, 0x0290);
++ mdio_write(tp, 0x13, 0xA012);
++ mdio_write(tp, 0x14, 0x0000);
++ mdio_write(tp, 0x13, 0xA014);
++ mdio_write(tp, 0x14, 0x2c04);
++ mdio_write(tp, 0x14, 0x2c1b);
++ mdio_write(tp, 0x14, 0x2c65);
++ mdio_write(tp, 0x14, 0x2d06);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x4092);
++ mdio_write(tp, 0x14, 0xba04);
++ mdio_write(tp, 0x14, 0x3084);
++ mdio_write(tp, 0x14, 0x1cf6);
++ mdio_write(tp, 0x14, 0x1ccf);
++ mdio_write(tp, 0x14, 0x1cda);
++ mdio_write(tp, 0x14, 0xaeff);
++ mdio_write(tp, 0x14, 0xaf02);
++ mdio_write(tp, 0x14, 0x8f02);
++ mdio_write(tp, 0x14, 0x8eff);
++ mdio_write(tp, 0x14, 0xce01);
++ mdio_write(tp, 0x14, 0xe070);
++ mdio_write(tp, 0x14, 0x0f00);
++ mdio_write(tp, 0x14, 0xaf01);
++ mdio_write(tp, 0x14, 0x8f01);
++ mdio_write(tp, 0x14, 0xd712);
++ mdio_write(tp, 0x14, 0x5fe8);
++ mdio_write(tp, 0x14, 0xaf02);
++ mdio_write(tp, 0x14, 0x8f02);
++ mdio_write(tp, 0x14, 0x8e01);
++ mdio_write(tp, 0x14, 0x1ce4);
++ mdio_write(tp, 0x14, 0x27f2);
++ mdio_write(tp, 0x14, 0xd05a);
++ mdio_write(tp, 0x14, 0xd19a);
++ mdio_write(tp, 0x14, 0xd709);
++ mdio_write(tp, 0x14, 0x608f);
++ mdio_write(tp, 0x14, 0xd06b);
++ mdio_write(tp, 0x14, 0xd18a);
++ mdio_write(tp, 0x14, 0x2c25);
++ mdio_write(tp, 0x14, 0xd0be);
++ mdio_write(tp, 0x14, 0xd188);
++ mdio_write(tp, 0x14, 0x2c25);
++ mdio_write(tp, 0x14, 0xd708);
++ mdio_write(tp, 0x14, 0x4072);
++ mdio_write(tp, 0x14, 0xc104);
++ mdio_write(tp, 0x14, 0x2c37);
++ mdio_write(tp, 0x14, 0x4076);
++ mdio_write(tp, 0x14, 0xc110);
++ mdio_write(tp, 0x14, 0x2c37);
++ mdio_write(tp, 0x14, 0x4071);
++ mdio_write(tp, 0x14, 0xc102);
++ mdio_write(tp, 0x14, 0x2c37);
++ mdio_write(tp, 0x14, 0x4070);
++ mdio_write(tp, 0x14, 0xc101);
++ mdio_write(tp, 0x14, 0x2c37);
++ mdio_write(tp, 0x14, 0x175b);
++ mdio_write(tp, 0x14, 0xd709);
++ mdio_write(tp, 0x14, 0x3390);
++ mdio_write(tp, 0x14, 0x5c32);
++ mdio_write(tp, 0x14, 0x2c47);
++ mdio_write(tp, 0x14, 0x175b);
++ mdio_write(tp, 0x14, 0xd708);
++ mdio_write(tp, 0x14, 0x6193);
++ mdio_write(tp, 0x14, 0xd709);
++ mdio_write(tp, 0x14, 0x5f9d);
++ mdio_write(tp, 0x14, 0x408b);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x6042);
++ mdio_write(tp, 0x14, 0xb401);
++ mdio_write(tp, 0x14, 0x175b);
++ mdio_write(tp, 0x14, 0xd708);
++ mdio_write(tp, 0x14, 0x6073);
++ mdio_write(tp, 0x14, 0x5fbc);
++ mdio_write(tp, 0x14, 0x2c46);
++ mdio_write(tp, 0x14, 0x26ed);
++ mdio_write(tp, 0x14, 0xb280);
++ mdio_write(tp, 0x14, 0xa841);
++ mdio_write(tp, 0x14, 0x9420);
++ mdio_write(tp, 0x14, 0x8710);
++ mdio_write(tp, 0x14, 0xd709);
++ mdio_write(tp, 0x14, 0x42ec);
++ mdio_write(tp, 0x14, 0x606d);
++ mdio_write(tp, 0x14, 0xd207);
++ mdio_write(tp, 0x14, 0x2c50);
++ mdio_write(tp, 0x14, 0xd203);
++ mdio_write(tp, 0x14, 0x33ff);
++ mdio_write(tp, 0x14, 0x563b);
++ mdio_write(tp, 0x14, 0x3275);
++ mdio_write(tp, 0x14, 0x7c57);
++ mdio_write(tp, 0x14, 0xb240);
++ mdio_write(tp, 0x14, 0xb402);
++ mdio_write(tp, 0x14, 0x263b);
++ mdio_write(tp, 0x14, 0x6096);
++ mdio_write(tp, 0x14, 0xb240);
++ mdio_write(tp, 0x14, 0xb406);
++ mdio_write(tp, 0x14, 0x263b);
++ mdio_write(tp, 0x14, 0x31d7);
++ mdio_write(tp, 0x14, 0x7c60);
++ mdio_write(tp, 0x14, 0xb240);
++ mdio_write(tp, 0x14, 0xb40e);
++ mdio_write(tp, 0x14, 0x263b);
++ mdio_write(tp, 0x14, 0xb410);
++ mdio_write(tp, 0x14, 0x8802);
++ mdio_write(tp, 0x14, 0xb240);
++ mdio_write(tp, 0x14, 0x940e);
++ mdio_write(tp, 0x14, 0x263b);
++ mdio_write(tp, 0x14, 0xba04);
++ mdio_write(tp, 0x14, 0x1ccf);
++ mdio_write(tp, 0x14, 0xa902);
++ mdio_write(tp, 0x14, 0xd711);
++ mdio_write(tp, 0x14, 0x4045);
++ mdio_write(tp, 0x14, 0xa980);
++ mdio_write(tp, 0x14, 0x3003);
++ mdio_write(tp, 0x14, 0x59b1);
++ mdio_write(tp, 0x14, 0xa540);
++ mdio_write(tp, 0x14, 0xa601);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4043);
++ mdio_write(tp, 0x14, 0xa910);
++ mdio_write(tp, 0x14, 0xd711);
++ mdio_write(tp, 0x14, 0x60a0);
++ mdio_write(tp, 0x14, 0xca33);
++ mdio_write(tp, 0x14, 0xcb33);
++ mdio_write(tp, 0x14, 0xa941);
++ mdio_write(tp, 0x14, 0x2c7b);
++ mdio_write(tp, 0x14, 0xcaff);
++ mdio_write(tp, 0x14, 0xcbff);
++ mdio_write(tp, 0x14, 0xa921);
++ mdio_write(tp, 0x14, 0xce02);
++ mdio_write(tp, 0x14, 0xe070);
++ mdio_write(tp, 0x14, 0x0f10);
++ mdio_write(tp, 0x14, 0xaf01);
++ mdio_write(tp, 0x14, 0x8f01);
++ mdio_write(tp, 0x14, 0x1766);
++ mdio_write(tp, 0x14, 0x8e02);
++ mdio_write(tp, 0x14, 0x1787);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x609c);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fa4);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0x1ce2);
++ mdio_write(tp, 0x14, 0xce04);
++ mdio_write(tp, 0x14, 0xe070);
++ mdio_write(tp, 0x14, 0x0f20);
++ mdio_write(tp, 0x14, 0xaf01);
++ mdio_write(tp, 0x14, 0x8f01);
++ mdio_write(tp, 0x14, 0x1766);
++ mdio_write(tp, 0x14, 0x8e04);
++ mdio_write(tp, 0x14, 0x6044);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0xa520);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4043);
++ mdio_write(tp, 0x14, 0x2cba);
++ mdio_write(tp, 0x14, 0xe00f);
++ mdio_write(tp, 0x14, 0x0501);
++ mdio_write(tp, 0x14, 0x1ce8);
++ mdio_write(tp, 0x14, 0xb801);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x4060);
++ mdio_write(tp, 0x14, 0x7fc4);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0x1cee);
++ mdio_write(tp, 0x14, 0xe00f);
++ mdio_write(tp, 0x14, 0x0502);
++ mdio_write(tp, 0x14, 0x1ce8);
++ mdio_write(tp, 0x14, 0xb802);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x4061);
++ mdio_write(tp, 0x14, 0x7fc4);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0x1cee);
++ mdio_write(tp, 0x14, 0xe00f);
++ mdio_write(tp, 0x14, 0x0504);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x6099);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fa4);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0xc17f);
++ mdio_write(tp, 0x14, 0xc200);
++ mdio_write(tp, 0x14, 0xc43f);
++ mdio_write(tp, 0x14, 0xcc03);
++ mdio_write(tp, 0x14, 0xa701);
++ mdio_write(tp, 0x14, 0xa510);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4018);
++ mdio_write(tp, 0x14, 0x9910);
++ mdio_write(tp, 0x14, 0x8510);
++ mdio_write(tp, 0x14, 0x2860);
++ mdio_write(tp, 0x14, 0xe00f);
++ mdio_write(tp, 0x14, 0x0504);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x6099);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fa4);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0xa608);
++ mdio_write(tp, 0x14, 0xc17d);
++ mdio_write(tp, 0x14, 0xc200);
++ mdio_write(tp, 0x14, 0xc43f);
++ mdio_write(tp, 0x14, 0xcc03);
++ mdio_write(tp, 0x14, 0xa701);
++ mdio_write(tp, 0x14, 0xa510);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4018);
++ mdio_write(tp, 0x14, 0x9910);
++ mdio_write(tp, 0x14, 0x8510);
++ mdio_write(tp, 0x14, 0x2926);
++ mdio_write(tp, 0x14, 0x1792);
++ mdio_write(tp, 0x14, 0x27db);
++ mdio_write(tp, 0x14, 0xc000);
++ mdio_write(tp, 0x14, 0xc100);
++ mdio_write(tp, 0x14, 0xc200);
++ mdio_write(tp, 0x14, 0xc300);
++ mdio_write(tp, 0x14, 0xc400);
++ mdio_write(tp, 0x14, 0xc500);
++ mdio_write(tp, 0x14, 0xc600);
++ mdio_write(tp, 0x14, 0xc7c1);
++ mdio_write(tp, 0x14, 0xc800);
++ mdio_write(tp, 0x14, 0xcc00);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xca0f);
++ mdio_write(tp, 0x14, 0xcbff);
++ mdio_write(tp, 0x14, 0xa901);
++ mdio_write(tp, 0x14, 0x8902);
++ mdio_write(tp, 0x14, 0xc900);
++ mdio_write(tp, 0x14, 0xca00);
++ mdio_write(tp, 0x14, 0xcb00);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xb804);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x6044);
++ mdio_write(tp, 0x14, 0x9804);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x6099);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fa4);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xa510);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x6098);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fa4);
++ mdio_write(tp, 0x14, 0x2ccd);
++ mdio_write(tp, 0x14, 0x8510);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xd711);
++ mdio_write(tp, 0x14, 0x3003);
++ mdio_write(tp, 0x14, 0x1cfa);
++ mdio_write(tp, 0x14, 0x2d04);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x60be);
++ mdio_write(tp, 0x14, 0xe060);
++ mdio_write(tp, 0x14, 0x0920);
++ mdio_write(tp, 0x14, 0x1ccf);
++ mdio_write(tp, 0x14, 0x2c82);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x3063);
++ mdio_write(tp, 0x14, 0x1948);
++ mdio_write(tp, 0x14, 0x288a);
++ mdio_write(tp, 0x14, 0x1ccf);
++ mdio_write(tp, 0x14, 0x29bd);
++ mdio_write(tp, 0x14, 0xa802);
++ mdio_write(tp, 0x14, 0xa303);
++ mdio_write(tp, 0x14, 0x843f);
++ mdio_write(tp, 0x14, 0x81ff);
++ mdio_write(tp, 0x14, 0x8208);
++ mdio_write(tp, 0x14, 0xa201);
++ mdio_write(tp, 0x14, 0xc001);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x30a0);
++ mdio_write(tp, 0x14, 0x0d15);
++ mdio_write(tp, 0x14, 0x30a0);
++ mdio_write(tp, 0x14, 0x3d0c);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7f4c);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0xe003);
++ mdio_write(tp, 0x14, 0x0202);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x6090);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fac);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0xa20c);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x6091);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fac);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0x820e);
++ mdio_write(tp, 0x14, 0xa3e0);
++ mdio_write(tp, 0x14, 0xa520);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x609d);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fac);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0x8520);
++ mdio_write(tp, 0x14, 0x6703);
++ mdio_write(tp, 0x14, 0x2d2d);
++ mdio_write(tp, 0x14, 0xa13e);
++ mdio_write(tp, 0x14, 0xc001);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4000);
++ mdio_write(tp, 0x14, 0x6046);
++ mdio_write(tp, 0x14, 0x2d06);
++ mdio_write(tp, 0x14, 0xa43f);
++ mdio_write(tp, 0x14, 0xa101);
++ mdio_write(tp, 0x14, 0xc020);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x3121);
++ mdio_write(tp, 0x14, 0x0d3e);
++ mdio_write(tp, 0x14, 0x30c0);
++ mdio_write(tp, 0x14, 0x3d06);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7f4c);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0xa540);
++ mdio_write(tp, 0x14, 0xc001);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4001);
++ mdio_write(tp, 0x14, 0xe00f);
++ mdio_write(tp, 0x14, 0x0501);
++ mdio_write(tp, 0x14, 0x1da5);
++ mdio_write(tp, 0x14, 0xc1c4);
++ mdio_write(tp, 0x14, 0xa268);
++ mdio_write(tp, 0x14, 0xa303);
++ mdio_write(tp, 0x14, 0x8420);
++ mdio_write(tp, 0x14, 0xe00f);
++ mdio_write(tp, 0x14, 0x0502);
++ mdio_write(tp, 0x14, 0x1da5);
++ mdio_write(tp, 0x14, 0xc002);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4000);
++ mdio_write(tp, 0x14, 0x8208);
++ mdio_write(tp, 0x14, 0x8410);
++ mdio_write(tp, 0x14, 0xa121);
++ mdio_write(tp, 0x14, 0xc002);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4000);
++ mdio_write(tp, 0x14, 0x8120);
++ mdio_write(tp, 0x14, 0x8180);
++ mdio_write(tp, 0x14, 0x1d90);
++ mdio_write(tp, 0x14, 0xa180);
++ mdio_write(tp, 0x14, 0xa13a);
++ mdio_write(tp, 0x14, 0x8240);
++ mdio_write(tp, 0x14, 0xa430);
++ mdio_write(tp, 0x14, 0xc010);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x30e1);
++ mdio_write(tp, 0x14, 0x0abc);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7f8c);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0xa480);
++ mdio_write(tp, 0x14, 0xa230);
++ mdio_write(tp, 0x14, 0xa303);
++ mdio_write(tp, 0x14, 0xc001);
++ mdio_write(tp, 0x14, 0xd70c);
++ mdio_write(tp, 0x14, 0x4124);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x6120);
++ mdio_write(tp, 0x14, 0xd711);
++ mdio_write(tp, 0x14, 0x3128);
++ mdio_write(tp, 0x14, 0x3d6f);
++ mdio_write(tp, 0x14, 0x2d69);
++ mdio_write(tp, 0x14, 0xa801);
++ mdio_write(tp, 0x14, 0x2d65);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4000);
++ mdio_write(tp, 0x14, 0xe018);
++ mdio_write(tp, 0x14, 0x0208);
++ mdio_write(tp, 0x14, 0xa1f8);
++ mdio_write(tp, 0x14, 0x8480);
++ mdio_write(tp, 0x14, 0xc004);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4000);
++ mdio_write(tp, 0x14, 0x6046);
++ mdio_write(tp, 0x14, 0x2d06);
++ mdio_write(tp, 0x14, 0xa43f);
++ mdio_write(tp, 0x14, 0xa105);
++ mdio_write(tp, 0x14, 0x8228);
++ mdio_write(tp, 0x14, 0xc004);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4000);
++ mdio_write(tp, 0x14, 0x81bc);
++ mdio_write(tp, 0x14, 0xa220);
++ mdio_write(tp, 0x14, 0x1d90);
++ mdio_write(tp, 0x14, 0x8220);
++ mdio_write(tp, 0x14, 0xa1bc);
++ mdio_write(tp, 0x14, 0xc040);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x30e1);
++ mdio_write(tp, 0x14, 0x0abc);
++ mdio_write(tp, 0x14, 0x30e1);
++ mdio_write(tp, 0x14, 0x3d06);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7f4c);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0xa802);
++ mdio_write(tp, 0x14, 0xd70c);
++ mdio_write(tp, 0x14, 0x4244);
++ mdio_write(tp, 0x14, 0xa301);
++ mdio_write(tp, 0x14, 0xc004);
++ mdio_write(tp, 0x14, 0xd711);
++ mdio_write(tp, 0x14, 0x3128);
++ mdio_write(tp, 0x14, 0x3d9e);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x5f80);
++ mdio_write(tp, 0x14, 0xd711);
++ mdio_write(tp, 0x14, 0x3109);
++ mdio_write(tp, 0x14, 0x3da0);
++ mdio_write(tp, 0x14, 0x2da4);
++ mdio_write(tp, 0x14, 0xa801);
++ mdio_write(tp, 0x14, 0x2d93);
++ mdio_write(tp, 0x14, 0xa802);
++ mdio_write(tp, 0x14, 0xc004);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x4000);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xa510);
++ mdio_write(tp, 0x14, 0xd710);
++ mdio_write(tp, 0x14, 0x609a);
++ mdio_write(tp, 0x14, 0xd71e);
++ mdio_write(tp, 0x14, 0x7fac);
++ mdio_write(tp, 0x14, 0x2ab6);
++ mdio_write(tp, 0x14, 0x8510);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x13, 0xA01A);
++ mdio_write(tp, 0x14, 0x0000);
++ mdio_write(tp, 0x13, 0xA006);
++ mdio_write(tp, 0x14, 0x0ad6);
++ mdio_write(tp, 0x13, 0xA004);
++ mdio_write(tp, 0x14, 0x07f5);
++ mdio_write(tp, 0x13, 0xA002);
++ mdio_write(tp, 0x14, 0x06cc);
++ mdio_write(tp, 0x13, 0xA000);
++ mdio_write(tp, 0x14, 0xf7db);
++ mdio_write(tp, 0x13, 0xB820);
++ mdio_write(tp, 0x14, 0x0210);
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x83a0);
++ mdio_write(tp, 0x14, 0xaf83);
++ mdio_write(tp, 0x14, 0xacaf);
++ mdio_write(tp, 0x14, 0x83b8);
++ mdio_write(tp, 0x14, 0xaf83);
++ mdio_write(tp, 0x14, 0xcdaf);
++ mdio_write(tp, 0x14, 0x83d3);
++ mdio_write(tp, 0x14, 0x0204);
++ mdio_write(tp, 0x14, 0x9a02);
++ mdio_write(tp, 0x14, 0x09a9);
++ mdio_write(tp, 0x14, 0x0284);
++ mdio_write(tp, 0x14, 0x55af);
++ mdio_write(tp, 0x14, 0x02fc);
++ mdio_write(tp, 0x14, 0xad20);
++ mdio_write(tp, 0x14, 0x0302);
++ mdio_write(tp, 0x14, 0x8670);
++ mdio_write(tp, 0x14, 0xad21);
++ mdio_write(tp, 0x14, 0x0302);
++ mdio_write(tp, 0x14, 0x85bd);
++ mdio_write(tp, 0x14, 0xad22);
++ mdio_write(tp, 0x14, 0x0302);
++ mdio_write(tp, 0x14, 0x1bc0);
++ mdio_write(tp, 0x14, 0xaf17);
++ mdio_write(tp, 0x14, 0xe302);
++ mdio_write(tp, 0x14, 0x86f7);
++ mdio_write(tp, 0x14, 0xaf18);
++ mdio_write(tp, 0x14, 0x6201);
++ mdio_write(tp, 0x14, 0x06e0);
++ mdio_write(tp, 0x14, 0x8148);
++ mdio_write(tp, 0x14, 0xaf3c);
++ mdio_write(tp, 0x14, 0x69f8);
++ mdio_write(tp, 0x14, 0xf9fa);
++ mdio_write(tp, 0x14, 0xef69);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0x10f7);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0x131f);
++ mdio_write(tp, 0x14, 0xd104);
++ mdio_write(tp, 0x14, 0xbf87);
++ mdio_write(tp, 0x14, 0xea02);
++ mdio_write(tp, 0x14, 0x4259);
++ mdio_write(tp, 0x14, 0x0287);
++ mdio_write(tp, 0x14, 0x78bf);
++ mdio_write(tp, 0x14, 0x87c3);
++ mdio_write(tp, 0x14, 0xd7b8);
++ mdio_write(tp, 0x14, 0x22d0);
++ mdio_write(tp, 0x14, 0x0c02);
++ mdio_write(tp, 0x14, 0x4252);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0xcda0);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0xce8b);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0xd1f5);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0xd2a9);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0xd30a);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0xf010);
++ mdio_write(tp, 0x14, 0xee80);
++ mdio_write(tp, 0x14, 0xf38f);
++ mdio_write(tp, 0x14, 0xee81);
++ mdio_write(tp, 0x14, 0x011e);
++ mdio_write(tp, 0x14, 0xee81);
++ mdio_write(tp, 0x14, 0x0b4a);
++ mdio_write(tp, 0x14, 0xee81);
++ mdio_write(tp, 0x14, 0x0c7c);
++ mdio_write(tp, 0x14, 0xee81);
++ mdio_write(tp, 0x14, 0x127f);
++ mdio_write(tp, 0x14, 0xd100);
++ mdio_write(tp, 0x14, 0x0210);
++ mdio_write(tp, 0x14, 0xb5ee);
++ mdio_write(tp, 0x14, 0x8088);
++ mdio_write(tp, 0x14, 0xa4ee);
++ mdio_write(tp, 0x14, 0x8089);
++ mdio_write(tp, 0x14, 0x44ee);
++ mdio_write(tp, 0x14, 0x809a);
++ mdio_write(tp, 0x14, 0xa4ee);
++ mdio_write(tp, 0x14, 0x809b);
++ mdio_write(tp, 0x14, 0x44ee);
++ mdio_write(tp, 0x14, 0x809c);
++ mdio_write(tp, 0x14, 0xa7ee);
++ mdio_write(tp, 0x14, 0x80a5);
++ mdio_write(tp, 0x14, 0xa7d2);
++ mdio_write(tp, 0x14, 0x0002);
++ mdio_write(tp, 0x14, 0x0e66);
++ mdio_write(tp, 0x14, 0x0285);
++ mdio_write(tp, 0x14, 0xb4ef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xfdfc);
++ mdio_write(tp, 0x14, 0x0402);
++ mdio_write(tp, 0x14, 0x846e);
++ mdio_write(tp, 0x14, 0x0284);
++ mdio_write(tp, 0x14, 0xa702);
++ mdio_write(tp, 0x14, 0x0cab);
++ mdio_write(tp, 0x14, 0x020c);
++ mdio_write(tp, 0x14, 0xc402);
++ mdio_write(tp, 0x14, 0x0cef);
++ mdio_write(tp, 0x14, 0x020d);
++ mdio_write(tp, 0x14, 0x0802);
++ mdio_write(tp, 0x14, 0x0d33);
++ mdio_write(tp, 0x14, 0x020c);
++ mdio_write(tp, 0x14, 0x3d04);
++ mdio_write(tp, 0x14, 0xf8fa);
++ mdio_write(tp, 0x14, 0xef69);
++ mdio_write(tp, 0x14, 0xe182);
++ mdio_write(tp, 0x14, 0x2fac);
++ mdio_write(tp, 0x14, 0x291a);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x24ac);
++ mdio_write(tp, 0x14, 0x2102);
++ mdio_write(tp, 0x14, 0xae22);
++ mdio_write(tp, 0x14, 0x0210);
++ mdio_write(tp, 0x14, 0x57f6);
++ mdio_write(tp, 0x14, 0x21e4);
++ mdio_write(tp, 0x14, 0x8224);
++ mdio_write(tp, 0x14, 0xd101);
++ mdio_write(tp, 0x14, 0xbf44);
++ mdio_write(tp, 0x14, 0xd202);
++ mdio_write(tp, 0x14, 0x4259);
++ mdio_write(tp, 0x14, 0xae10);
++ mdio_write(tp, 0x14, 0x0212);
++ mdio_write(tp, 0x14, 0x4cf6);
++ mdio_write(tp, 0x14, 0x29e5);
++ mdio_write(tp, 0x14, 0x822f);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x24f6);
++ mdio_write(tp, 0x14, 0x21e4);
++ mdio_write(tp, 0x14, 0x8224);
++ mdio_write(tp, 0x14, 0xef96);
++ mdio_write(tp, 0x14, 0xfefc);
++ mdio_write(tp, 0x14, 0x04f8);
++ mdio_write(tp, 0x14, 0xe182);
++ mdio_write(tp, 0x14, 0x2fac);
++ mdio_write(tp, 0x14, 0x2a18);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x24ac);
++ mdio_write(tp, 0x14, 0x2202);
++ mdio_write(tp, 0x14, 0xae26);
++ mdio_write(tp, 0x14, 0x0284);
++ mdio_write(tp, 0x14, 0xec02);
++ mdio_write(tp, 0x14, 0x8559);
++ mdio_write(tp, 0x14, 0xd101);
++ mdio_write(tp, 0x14, 0xbf44);
++ mdio_write(tp, 0x14, 0xd502);
++ mdio_write(tp, 0x14, 0x4259);
++ mdio_write(tp, 0x14, 0xae0e);
++ mdio_write(tp, 0x14, 0x0284);
++ mdio_write(tp, 0x14, 0xde02);
++ mdio_write(tp, 0x14, 0x859d);
++ mdio_write(tp, 0x14, 0xe182);
++ mdio_write(tp, 0x14, 0x2ff6);
++ mdio_write(tp, 0x14, 0x2ae5);
++ mdio_write(tp, 0x14, 0x822f);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x24f6);
++ mdio_write(tp, 0x14, 0x22e4);
++ mdio_write(tp, 0x14, 0x8224);
++ mdio_write(tp, 0x14, 0xfc04);
++ mdio_write(tp, 0x14, 0xf9e2);
++ mdio_write(tp, 0x14, 0x8011);
++ mdio_write(tp, 0x14, 0xad31);
++ mdio_write(tp, 0x14, 0x05d2);
++ mdio_write(tp, 0x14, 0x0002);
++ mdio_write(tp, 0x14, 0x0e66);
++ mdio_write(tp, 0x14, 0xfd04);
++ mdio_write(tp, 0x14, 0xf8f9);
++ mdio_write(tp, 0x14, 0xfaef);
++ mdio_write(tp, 0x14, 0x69e0);
++ mdio_write(tp, 0x14, 0x8011);
++ mdio_write(tp, 0x14, 0xad21);
++ mdio_write(tp, 0x14, 0x5cbf);
++ mdio_write(tp, 0x14, 0x43be);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x97ac);
++ mdio_write(tp, 0x14, 0x281b);
++ mdio_write(tp, 0x14, 0xbf43);
++ mdio_write(tp, 0x14, 0xc102);
++ mdio_write(tp, 0x14, 0x4297);
++ mdio_write(tp, 0x14, 0xac28);
++ mdio_write(tp, 0x14, 0x12bf);
++ mdio_write(tp, 0x14, 0x43c7);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x97ac);
++ mdio_write(tp, 0x14, 0x2804);
++ mdio_write(tp, 0x14, 0xd300);
++ mdio_write(tp, 0x14, 0xae07);
++ mdio_write(tp, 0x14, 0xd306);
++ mdio_write(tp, 0x14, 0xaf85);
++ mdio_write(tp, 0x14, 0x4ad3);
++ mdio_write(tp, 0x14, 0x03e0);
++ mdio_write(tp, 0x14, 0x8011);
++ mdio_write(tp, 0x14, 0xad26);
++ mdio_write(tp, 0x14, 0x25bf);
++ mdio_write(tp, 0x14, 0x4559);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x97e2);
++ mdio_write(tp, 0x14, 0x8073);
++ mdio_write(tp, 0x14, 0x0d21);
++ mdio_write(tp, 0x14, 0xf637);
++ mdio_write(tp, 0x14, 0x0d11);
++ mdio_write(tp, 0x14, 0xf62f);
++ mdio_write(tp, 0x14, 0x1b21);
++ mdio_write(tp, 0x14, 0xaa02);
++ mdio_write(tp, 0x14, 0xae10);
++ mdio_write(tp, 0x14, 0xe280);
++ mdio_write(tp, 0x14, 0x740d);
++ mdio_write(tp, 0x14, 0x21f6);
++ mdio_write(tp, 0x14, 0x371b);
++ mdio_write(tp, 0x14, 0x21aa);
++ mdio_write(tp, 0x14, 0x0313);
++ mdio_write(tp, 0x14, 0xae02);
++ mdio_write(tp, 0x14, 0x2b02);
++ mdio_write(tp, 0x14, 0x020e);
++ mdio_write(tp, 0x14, 0x5102);
++ mdio_write(tp, 0x14, 0x0e66);
++ mdio_write(tp, 0x14, 0x020f);
++ mdio_write(tp, 0x14, 0xa3ef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xfdfc);
++ mdio_write(tp, 0x14, 0x04f8);
++ mdio_write(tp, 0x14, 0xf9fa);
++ mdio_write(tp, 0x14, 0xef69);
++ mdio_write(tp, 0x14, 0xe080);
++ mdio_write(tp, 0x14, 0x12ad);
++ mdio_write(tp, 0x14, 0x2733);
++ mdio_write(tp, 0x14, 0xbf43);
++ mdio_write(tp, 0x14, 0xbe02);
++ mdio_write(tp, 0x14, 0x4297);
++ mdio_write(tp, 0x14, 0xac28);
++ mdio_write(tp, 0x14, 0x09bf);
++ mdio_write(tp, 0x14, 0x43c1);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x97ad);
++ mdio_write(tp, 0x14, 0x2821);
++ mdio_write(tp, 0x14, 0xbf45);
++ mdio_write(tp, 0x14, 0x5902);
++ mdio_write(tp, 0x14, 0x4297);
++ mdio_write(tp, 0x14, 0xe387);
++ mdio_write(tp, 0x14, 0xffd2);
++ mdio_write(tp, 0x14, 0x001b);
++ mdio_write(tp, 0x14, 0x45ac);
++ mdio_write(tp, 0x14, 0x2711);
++ mdio_write(tp, 0x14, 0xe187);
++ mdio_write(tp, 0x14, 0xfebf);
++ mdio_write(tp, 0x14, 0x87db);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x590d);
++ mdio_write(tp, 0x14, 0x11bf);
++ mdio_write(tp, 0x14, 0x87de);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59ef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xfdfc);
++ mdio_write(tp, 0x14, 0x04f8);
++ mdio_write(tp, 0x14, 0xfaef);
++ mdio_write(tp, 0x14, 0x69d1);
++ mdio_write(tp, 0x14, 0x00bf);
++ mdio_write(tp, 0x14, 0x87db);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59bf);
++ mdio_write(tp, 0x14, 0x87de);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59ef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xfc04);
++ mdio_write(tp, 0x14, 0xee87);
++ mdio_write(tp, 0x14, 0xff46);
++ mdio_write(tp, 0x14, 0xee87);
++ mdio_write(tp, 0x14, 0xfe01);
++ mdio_write(tp, 0x14, 0x04f8);
++ mdio_write(tp, 0x14, 0xfaef);
++ mdio_write(tp, 0x14, 0x69e0);
++ mdio_write(tp, 0x14, 0x8241);
++ mdio_write(tp, 0x14, 0xa000);
++ mdio_write(tp, 0x14, 0x0502);
++ mdio_write(tp, 0x14, 0x85df);
++ mdio_write(tp, 0x14, 0xae0e);
++ mdio_write(tp, 0x14, 0xa001);
++ mdio_write(tp, 0x14, 0x0502);
++ mdio_write(tp, 0x14, 0x1a5a);
++ mdio_write(tp, 0x14, 0xae06);
++ mdio_write(tp, 0x14, 0xa002);
++ mdio_write(tp, 0x14, 0x0302);
++ mdio_write(tp, 0x14, 0x1ae6);
++ mdio_write(tp, 0x14, 0xef96);
++ mdio_write(tp, 0x14, 0xfefc);
++ mdio_write(tp, 0x14, 0x04f8);
++ mdio_write(tp, 0x14, 0xf9fa);
++ mdio_write(tp, 0x14, 0xef69);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x29f6);
++ mdio_write(tp, 0x14, 0x21e4);
++ mdio_write(tp, 0x14, 0x8229);
++ mdio_write(tp, 0x14, 0xe080);
++ mdio_write(tp, 0x14, 0x10ac);
++ mdio_write(tp, 0x14, 0x2202);
++ mdio_write(tp, 0x14, 0xae76);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x27f7);
++ mdio_write(tp, 0x14, 0x21e4);
++ mdio_write(tp, 0x14, 0x8227);
++ mdio_write(tp, 0x14, 0xbf43);
++ mdio_write(tp, 0x14, 0x1302);
++ mdio_write(tp, 0x14, 0x4297);
++ mdio_write(tp, 0x14, 0xef21);
++ mdio_write(tp, 0x14, 0xbf43);
++ mdio_write(tp, 0x14, 0x1602);
++ mdio_write(tp, 0x14, 0x4297);
++ mdio_write(tp, 0x14, 0x0c11);
++ mdio_write(tp, 0x14, 0x1e21);
++ mdio_write(tp, 0x14, 0xbf43);
++ mdio_write(tp, 0x14, 0x1902);
++ mdio_write(tp, 0x14, 0x4297);
++ mdio_write(tp, 0x14, 0x0c12);
++ mdio_write(tp, 0x14, 0x1e21);
++ mdio_write(tp, 0x14, 0xe682);
++ mdio_write(tp, 0x14, 0x43a2);
++ mdio_write(tp, 0x14, 0x000a);
++ mdio_write(tp, 0x14, 0xe182);
++ mdio_write(tp, 0x14, 0x27f6);
++ mdio_write(tp, 0x14, 0x29e5);
++ mdio_write(tp, 0x14, 0x8227);
++ mdio_write(tp, 0x14, 0xae42);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x44f7);
++ mdio_write(tp, 0x14, 0x21e4);
++ mdio_write(tp, 0x14, 0x8244);
++ mdio_write(tp, 0x14, 0x0246);
++ mdio_write(tp, 0x14, 0xaebf);
++ mdio_write(tp, 0x14, 0x4325);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x97ef);
++ mdio_write(tp, 0x14, 0x21bf);
++ mdio_write(tp, 0x14, 0x431c);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x970c);
++ mdio_write(tp, 0x14, 0x121e);
++ mdio_write(tp, 0x14, 0x21bf);
++ mdio_write(tp, 0x14, 0x431f);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x970c);
++ mdio_write(tp, 0x14, 0x131e);
++ mdio_write(tp, 0x14, 0x21bf);
++ mdio_write(tp, 0x14, 0x4328);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x970c);
++ mdio_write(tp, 0x14, 0x141e);
++ mdio_write(tp, 0x14, 0x21bf);
++ mdio_write(tp, 0x14, 0x44b1);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x970c);
++ mdio_write(tp, 0x14, 0x161e);
++ mdio_write(tp, 0x14, 0x21e6);
++ mdio_write(tp, 0x14, 0x8242);
++ mdio_write(tp, 0x14, 0xee82);
++ mdio_write(tp, 0x14, 0x4101);
++ mdio_write(tp, 0x14, 0xef96);
++ mdio_write(tp, 0x14, 0xfefd);
++ mdio_write(tp, 0x14, 0xfc04);
++ mdio_write(tp, 0x14, 0xf8fa);
++ mdio_write(tp, 0x14, 0xef69);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x46a0);
++ mdio_write(tp, 0x14, 0x0005);
++ mdio_write(tp, 0x14, 0x0286);
++ mdio_write(tp, 0x14, 0x8aae);
++ mdio_write(tp, 0x14, 0x06a0);
++ mdio_write(tp, 0x14, 0x0103);
++ mdio_write(tp, 0x14, 0x0219);
++ mdio_write(tp, 0x14, 0x19ef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xfc04);
++ mdio_write(tp, 0x14, 0xf8fa);
++ mdio_write(tp, 0x14, 0xef69);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x29f6);
++ mdio_write(tp, 0x14, 0x20e4);
++ mdio_write(tp, 0x14, 0x8229);
++ mdio_write(tp, 0x14, 0xe080);
++ mdio_write(tp, 0x14, 0x10ac);
++ mdio_write(tp, 0x14, 0x2102);
++ mdio_write(tp, 0x14, 0xae54);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x27f7);
++ mdio_write(tp, 0x14, 0x20e4);
++ mdio_write(tp, 0x14, 0x8227);
++ mdio_write(tp, 0x14, 0xbf42);
++ mdio_write(tp, 0x14, 0xe602);
++ mdio_write(tp, 0x14, 0x4297);
++ mdio_write(tp, 0x14, 0xac28);
++ mdio_write(tp, 0x14, 0x22bf);
++ mdio_write(tp, 0x14, 0x430d);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x97e5);
++ mdio_write(tp, 0x14, 0x8247);
++ mdio_write(tp, 0x14, 0xac28);
++ mdio_write(tp, 0x14, 0x20d1);
++ mdio_write(tp, 0x14, 0x03bf);
++ mdio_write(tp, 0x14, 0x4307);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59ee);
++ mdio_write(tp, 0x14, 0x8246);
++ mdio_write(tp, 0x14, 0x00e1);
++ mdio_write(tp, 0x14, 0x8227);
++ mdio_write(tp, 0x14, 0xf628);
++ mdio_write(tp, 0x14, 0xe582);
++ mdio_write(tp, 0x14, 0x27ae);
++ mdio_write(tp, 0x14, 0x21d1);
++ mdio_write(tp, 0x14, 0x04bf);
++ mdio_write(tp, 0x14, 0x4307);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59ae);
++ mdio_write(tp, 0x14, 0x08d1);
++ mdio_write(tp, 0x14, 0x05bf);
++ mdio_write(tp, 0x14, 0x4307);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59e0);
++ mdio_write(tp, 0x14, 0x8244);
++ mdio_write(tp, 0x14, 0xf720);
++ mdio_write(tp, 0x14, 0xe482);
++ mdio_write(tp, 0x14, 0x4402);
++ mdio_write(tp, 0x14, 0x46ae);
++ mdio_write(tp, 0x14, 0xee82);
++ mdio_write(tp, 0x14, 0x4601);
++ mdio_write(tp, 0x14, 0xef96);
++ mdio_write(tp, 0x14, 0xfefc);
++ mdio_write(tp, 0x14, 0x04f8);
++ mdio_write(tp, 0x14, 0xfaef);
++ mdio_write(tp, 0x14, 0x69e0);
++ mdio_write(tp, 0x14, 0x8013);
++ mdio_write(tp, 0x14, 0xad24);
++ mdio_write(tp, 0x14, 0x1cbf);
++ mdio_write(tp, 0x14, 0x87e7);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x97ad);
++ mdio_write(tp, 0x14, 0x2813);
++ mdio_write(tp, 0x14, 0xe087);
++ mdio_write(tp, 0x14, 0xfca0);
++ mdio_write(tp, 0x14, 0x0005);
++ mdio_write(tp, 0x14, 0x0287);
++ mdio_write(tp, 0x14, 0x2aae);
++ mdio_write(tp, 0x14, 0x10a0);
++ mdio_write(tp, 0x14, 0x0105);
++ mdio_write(tp, 0x14, 0x0287);
++ mdio_write(tp, 0x14, 0x3cae);
++ mdio_write(tp, 0x14, 0x08e0);
++ mdio_write(tp, 0x14, 0x8230);
++ mdio_write(tp, 0x14, 0xf626);
++ mdio_write(tp, 0x14, 0xe482);
++ mdio_write(tp, 0x14, 0x30ef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xfc04);
++ mdio_write(tp, 0x14, 0xf8e0);
++ mdio_write(tp, 0x14, 0x8245);
++ mdio_write(tp, 0x14, 0xf722);
++ mdio_write(tp, 0x14, 0xe482);
++ mdio_write(tp, 0x14, 0x4502);
++ mdio_write(tp, 0x14, 0x46ae);
++ mdio_write(tp, 0x14, 0xee87);
++ mdio_write(tp, 0x14, 0xfc01);
++ mdio_write(tp, 0x14, 0xfc04);
++ mdio_write(tp, 0x14, 0xf8fa);
++ mdio_write(tp, 0x14, 0xef69);
++ mdio_write(tp, 0x14, 0xfb02);
++ mdio_write(tp, 0x14, 0x46d3);
++ mdio_write(tp, 0x14, 0xad50);
++ mdio_write(tp, 0x14, 0x2bbf);
++ mdio_write(tp, 0x14, 0x87e4);
++ mdio_write(tp, 0x14, 0xd101);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59bf);
++ mdio_write(tp, 0x14, 0x87e4);
++ mdio_write(tp, 0x14, 0xd100);
++ mdio_write(tp, 0x14, 0x0242);
++ mdio_write(tp, 0x14, 0x59e0);
++ mdio_write(tp, 0x14, 0x8245);
++ mdio_write(tp, 0x14, 0xf622);
++ mdio_write(tp, 0x14, 0xe482);
++ mdio_write(tp, 0x14, 0x4502);
++ mdio_write(tp, 0x14, 0x46ae);
++ mdio_write(tp, 0x14, 0xd100);
++ mdio_write(tp, 0x14, 0xbf87);
++ mdio_write(tp, 0x14, 0xe702);
++ mdio_write(tp, 0x14, 0x4259);
++ mdio_write(tp, 0x14, 0xe082);
++ mdio_write(tp, 0x14, 0x30f6);
++ mdio_write(tp, 0x14, 0x26e4);
++ mdio_write(tp, 0x14, 0x8230);
++ mdio_write(tp, 0x14, 0xffef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xfc04);
++ mdio_write(tp, 0x14, 0xf8f9);
++ mdio_write(tp, 0x14, 0xface);
++ mdio_write(tp, 0x14, 0xfaef);
++ mdio_write(tp, 0x14, 0x69fb);
++ mdio_write(tp, 0x14, 0xbf87);
++ mdio_write(tp, 0x14, 0xa3d7);
++ mdio_write(tp, 0x14, 0x0020);
++ mdio_write(tp, 0x14, 0xd819);
++ mdio_write(tp, 0x14, 0xd919);
++ mdio_write(tp, 0x14, 0xda19);
++ mdio_write(tp, 0x14, 0xdb19);
++ mdio_write(tp, 0x14, 0x07ef);
++ mdio_write(tp, 0x14, 0x9502);
++ mdio_write(tp, 0x14, 0x4259);
++ mdio_write(tp, 0x14, 0x073f);
++ mdio_write(tp, 0x14, 0x0004);
++ mdio_write(tp, 0x14, 0x9fec);
++ mdio_write(tp, 0x14, 0xffef);
++ mdio_write(tp, 0x14, 0x96fe);
++ mdio_write(tp, 0x14, 0xc6fe);
++ mdio_write(tp, 0x14, 0xfdfc);
++ mdio_write(tp, 0x14, 0x0400);
++ mdio_write(tp, 0x14, 0x0145);
++ mdio_write(tp, 0x14, 0x7d00);
++ mdio_write(tp, 0x14, 0x0345);
++ mdio_write(tp, 0x14, 0x5c00);
++ mdio_write(tp, 0x14, 0x0087);
++ mdio_write(tp, 0x14, 0xcf00);
++ mdio_write(tp, 0x14, 0x0143);
++ mdio_write(tp, 0x14, 0x4f00);
++ mdio_write(tp, 0x14, 0x0387);
++ mdio_write(tp, 0x14, 0xd200);
++ mdio_write(tp, 0x14, 0x0987);
++ mdio_write(tp, 0x14, 0xd500);
++ mdio_write(tp, 0x14, 0x0987);
++ mdio_write(tp, 0x14, 0xd800);
++ mdio_write(tp, 0x14, 0x0087);
++ mdio_write(tp, 0x14, 0xe1a4);
++ mdio_write(tp, 0x14, 0x00b8);
++ mdio_write(tp, 0x14, 0x20c4);
++ mdio_write(tp, 0x14, 0x1600);
++ mdio_write(tp, 0x14, 0x000f);
++ mdio_write(tp, 0x14, 0xf800);
++ mdio_write(tp, 0x14, 0x7000);
++ mdio_write(tp, 0x14, 0xb82e);
++ mdio_write(tp, 0x14, 0x98a5);
++ mdio_write(tp, 0x14, 0x8ab6);
++ mdio_write(tp, 0x14, 0xa83e);
++ mdio_write(tp, 0x14, 0x50a8);
++ mdio_write(tp, 0x14, 0x3e33);
++ mdio_write(tp, 0x14, 0xbcc6);
++ mdio_write(tp, 0x14, 0x22bc);
++ mdio_write(tp, 0x14, 0xc6aa);
++ mdio_write(tp, 0x14, 0xa442);
++ mdio_write(tp, 0x14, 0xffc4);
++ mdio_write(tp, 0x14, 0x0800);
++ mdio_write(tp, 0x14, 0xc416);
++ mdio_write(tp, 0x14, 0xa8bc);
++ mdio_write(tp, 0x14, 0xc000);
++ mdio_write(tp, 0x13, 0xb818);
++ mdio_write(tp, 0x14, 0x02f3);
++ mdio_write(tp, 0x13, 0xb81a);
++ mdio_write(tp, 0x14, 0x17d1);
++ mdio_write(tp, 0x13, 0xb81c);
++ mdio_write(tp, 0x14, 0x185a);
++ mdio_write(tp, 0x13, 0xb81e);
++ mdio_write(tp, 0x14, 0x3c66);
++ mdio_write(tp, 0x13, 0xb820);
++ mdio_write(tp, 0x14, 0x021f);
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x0000);
++ mdio_write(tp, 0x14, 0x0000);
++ mdio_write(tp, 0x1f, 0x0B82);
++ gphy_val = mdio_read(tp, 0x10);
++ gphy_val &= ~(BIT_9);
++ mdio_write(tp, 0x10, gphy_val);
++ mdio_write(tp, 0x1f, 0x0A43);
++ mdio_write(tp, 0x13, 0x8146);
++ mdio_write(tp, 0x14, 0x0000);
++ mdio_write(tp, 0x1f, 0x0B82);
++ gphy_val = mdio_read(tp, 0x10);
++ gphy_val &= ~(BIT_4);
++ mdio_write(tp, 0x10, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0A46);
++ gphy_val = mdio_read(tp, 0x10);
++ mdio_write(tp, 0x1F, 0x0BCC);
++ if (gphy_val & BIT_8)
++ gphy_val = mdio_read(tp, 0x12) & ~BIT_15;
++ else
++ gphy_val = mdio_read(tp, 0x12) | BIT_15;
++ mdio_write(tp, 0x1F, 0x0A46);
++ gphy_val = mdio_read(tp, 0x13);
++ mdio_write(tp, 0x1F, 0x0C41);
++ if (gphy_val & BIT_8)
++ gphy_val = mdio_read(tp, 0x15) | BIT_1;
++ else
++ gphy_val = mdio_read(tp, 0x15) & ~BIT_1;
++
++ mdio_write(tp, 0x1F, 0x0A44);
++ mdio_write(tp, 0x11, mdio_read(tp, 0x11) | BIT_2 | BIT_3);
++
++ mdio_write(tp, 0x1F, 0x0BCC);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) & ~BIT_8);
++ mdio_write(tp, 0x1F, 0x0A44);
++ mdio_write(tp, 0x11, mdio_read(tp, 0x11) | BIT_7);
++ mdio_write(tp, 0x11, mdio_read(tp, 0x11) | BIT_6);
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x8084);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) & ~(BIT_14 | BIT_13));
++ mdio_write(tp, 0x10, mdio_read(tp, 0x10) | BIT_12);
++ mdio_write(tp, 0x10, mdio_read(tp, 0x10) | BIT_1);
++ mdio_write(tp, 0x10, mdio_read(tp, 0x10) | BIT_0);
++
++ mdio_write(tp, 0x1F, 0x0A4B);
++ mdio_write(tp, 0x11, mdio_read(tp, 0x11) | BIT_2);
++
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x8012);
++ mdio_write(tp, 0x14, mdio_read(tp, 0x14) | BIT_15);
++
++ mdio_write(tp, 0x1F, 0x0C42);
++ gphy_val = mdio_read(tp, 0x11);
++ gphy_val |= BIT_14;
++ gphy_val &= ~BIT_13;
++ mdio_write(tp, 0x11, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x809A);
++ mdio_write(tp, 0x14, 0x8022);
++ mdio_write(tp, 0x13, 0x80A0);
++ gphy_val = mdio_read(tp, 0x14) & 0x00FF;
++ gphy_val |= 0x1000;
++ mdio_write(tp, 0x14, gphy_val);
++ mdio_write(tp, 0x13, 0x8088);
++ mdio_write(tp, 0x14, 0x9222);
++
++ mdio_write(tp, 0x1F, 0x0BCD);
++ mdio_write(tp, 0x14, 0x5065);
++ mdio_write(tp, 0x14, 0xD065);
++ mdio_write(tp, 0x1F, 0x0BC8);
++ mdio_write(tp, 0x11, 0x5655);
++ mdio_write(tp, 0x1F, 0x0BCD);
++ mdio_write(tp, 0x14, 0x1065);
++ mdio_write(tp, 0x14, 0x9065);
++ mdio_write(tp, 0x14, 0x1065);
++
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x10, mdio_read(tp, 0x10) | BIT_2);
++ mdio_write(tp, 0x1F, 0x0000);
++ } else if (tp->mcfg == CFG_METHOD_22) {
++ RTL_W8(0xD0, RTL_R8(0xD0) | BIT_6 | BIT_7);
++ RTL_W8(0x6E, RTL_R8(0x6E) | BIT_6);
++ RTL_W8(0xF2, RTL_R8(0xF2) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0x5F0, 2, 0x4f87, ERIAR_ExGMAC);
++
++ gphy_val = rtl8168_eri_read(ioaddr, 0x3E8, 2, ERIAR_ExGMAC);
++ gphy_val |= BIT_14;
++ rtl8168_eri_write(ioaddr, 0x3E8, 2, gphy_val, ERIAR_ExGMAC);
++ gphy_val = rtl8168_eri_read(ioaddr, 0x1D0, 1, ERIAR_ExGMAC);
++ gphy_val |= BIT_1;
++ rtl8168_eri_write(ioaddr, 0x1D0, 1, gphy_val, ERIAR_ExGMAC);
++
++ mdio_write(tp, 0x1F, 0x0BCD);
++ mdio_write(tp, 0x14, 0x5065);
++ mdio_write(tp, 0x14, 0xD065);
++ mdio_write(tp, 0x1F, 0x0BC8);
++ mdio_write(tp, 0x11, 0x5655);
++ mdio_write(tp, 0x1F, 0x0BCD);
++ mdio_write(tp, 0x14, 0x1065);
++ mdio_write(tp, 0x14, 0x9065);
++ mdio_write(tp, 0x14, 0x1065);
++ } else if (tp->mcfg == CFG_METHOD_23) {
++ mdio_write(tp, 0x1F, 0x0BCC);
++ gphy_val = mdio_read(tp, 0x14);
++ gphy_val |= BIT_8;
++ mdio_write(tp, 0x14, gphy_val);
++ mdio_write(tp, 0x1F, 0x0A44);
++ gphy_val = mdio_read(tp, 0x11);
++ gphy_val |= BIT_7 | BIT_6;
++ mdio_write(tp, 0x11, gphy_val);
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x8084);
++ gphy_val = mdio_read(tp, 0x14);
++ gphy_val &= ~(BIT_14 | BIT_13);
++ mdio_write(tp, 0x14, gphy_val);
++ gphy_val = mdio_read(tp, 0x10);
++ gphy_val |= BIT_12;
++ mdio_write(tp, 0x10, gphy_val);
++ gphy_val = mdio_read(tp, 0x10);
++ gphy_val |= BIT_2 | BIT_1 | BIT_0;
++ mdio_write(tp, 0x10, gphy_val);
++
++ mdio_write(tp, 0x1F, 0x0A43);
++ mdio_write(tp, 0x13, 0x809C);
++ mdio_write(tp, 0x14, 0xA700);
++ mdio_write(tp, 0x13, 0x80A5);
++ mdio_write(tp, 0x14, 0xA700);
++ }
++
++ mdio_write(tp, 0x1F, 0x0000);
++
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ if (eee_enable == 1)
++ rtl8168_enable_EEE(tp);
++ else
++ rtl8168_disable_EEE(tp);
++}
++
++static inline void rtl8168_delete_esd_timer(struct net_device *dev, struct timer_list *timer)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ spin_lock_irq(&tp->lock);
++ del_timer_sync(timer);
++ spin_unlock_irq(&tp->lock);
++}
++
++static inline void rtl8168_request_esd_timer(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct timer_list *timer = &tp->esd_timer;
++
++ init_timer(timer);
++ timer->expires = jiffies + RTL8168_ESD_TIMEOUT;
++ timer->data = (unsigned long)(dev);
++ timer->function = rtl8168_esd_timer;
++ add_timer(timer);
++}
++
++static inline void rtl8168_delete_link_timer(struct net_device *dev, struct timer_list *timer)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ spin_lock_irq(&tp->lock);
++ del_timer_sync(timer);
++ spin_unlock_irq(&tp->lock);
++}
++
++static inline void rtl8168_request_link_timer(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct timer_list *timer = &tp->link_timer;
++
++ init_timer(timer);
++ timer->expires = jiffies + RTL8168_LINK_TIMEOUT;
++ timer->data = (unsigned long)(dev);
++ timer->function = rtl8168_link_timer;
++ add_timer(timer);
++}
++
++#ifdef CONFIG_NET_POLL_CONTROLLER
++/*
++ * Polling 'interrupt' - used by things like netconsole to send skbs
++ * without having to re-enable interrupts. It's not called while
++ * the interrupt routine is executing.
++ */
++static void
++rtl8168_netpoll(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct pci_dev *pdev = tp->pci_dev;
++
++ disable_irq(pdev->irq);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,19)
++ rtl8168_interrupt(pdev->irq, dev, NULL);
++#else
++ rtl8168_interrupt(pdev->irq, dev);
++#endif
++ enable_irq(pdev->irq);
++}
++#endif
++
++static void
++rtl8168_release_board(struct pci_dev *pdev,
++ struct net_device *dev,
++ void __iomem *ioaddr)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ rtl8168_phy_power_down(dev);
++
++ /* restore the original MAC address */
++ rtl8168_rar_set(tp, tp->org_mac_addr);
++
++ iounmap(ioaddr);
++ pci_release_regions(pdev);
++ pci_disable_device(pdev);
++ free_netdev(dev);
++}
++
++/**
++ * rtl8168_set_mac_address - Change the Ethernet Address of the NIC
++ * @dev: network interface device structure
++ * @p: pointer to an address structure
++ *
++ * Return 0 on success, negative on failure
++ **/
++static int
++rtl8168_set_mac_address(struct net_device *dev,
++ void *p)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct sockaddr *addr = p;
++
++ if (!is_valid_ether_addr(addr->sa_data))
++ return -EADDRNOTAVAIL;
++
++ memcpy(dev->dev_addr, addr->sa_data, dev->addr_len);
++
++ rtl8168_rar_set(tp, dev->dev_addr);
++
++ return 0;
++}
++
++/******************************************************************************
++ * rtl8168_rar_set - Puts an ethernet address into a receive address register.
++ *
++ * tp - The private data structure for driver
++ * addr - Address to put into receive address register
++ *****************************************************************************/
++void
++rtl8168_rar_set(struct rtl8168_private *tp,
++ uint8_t *addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ uint32_t rar_low = 0;
++ uint32_t rar_high = 0;
++
++ rar_low = ((uint32_t) addr[0] |
++ ((uint32_t) addr[1] << 8) |
++ ((uint32_t) addr[2] << 16) |
++ ((uint32_t) addr[3] << 24));
++
++ rar_high = ((uint32_t) addr[4] |
++ ((uint32_t) addr[5] << 8));
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++ RTL_W32(MAC0, rar_low);
++ RTL_W32(MAC4, rar_high);
++
++ if (tp->mcfg == CFG_METHOD_17) {
++ rtl8168_eri_write(ioaddr, 0xe0, 4, rar_low, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xe4, 4, rar_high, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xf0, 4, rar_low << 16, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xf4, 4, rar_low >> 16 | rar_high << 16, ERIAR_ExGMAC);
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++}
++
++#ifdef ETHTOOL_OPS_COMPAT
++static int ethtool_get_settings(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_cmd cmd = { ETHTOOL_GSET };
++ int err;
++
++ if (!ethtool_ops->get_settings)
++ return -EOPNOTSUPP;
++
++ err = ethtool_ops->get_settings(dev, &cmd);
++ if (err < 0)
++ return err;
++
++ if (copy_to_user(useraddr, &cmd, sizeof(cmd)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_settings(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_cmd cmd;
++
++ if (!ethtool_ops->set_settings)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&cmd, useraddr, sizeof(cmd)))
++ return -EFAULT;
++
++ return ethtool_ops->set_settings(dev, &cmd);
++}
++
++static int ethtool_get_drvinfo(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_drvinfo info;
++ struct ethtool_ops *ops = ethtool_ops;
++
++ if (!ops->get_drvinfo)
++ return -EOPNOTSUPP;
++
++ memset(&info, 0, sizeof(info));
++ info.cmd = ETHTOOL_GDRVINFO;
++ ops->get_drvinfo(dev, &info);
++
++ if (ops->self_test_count)
++ info.testinfo_len = ops->self_test_count(dev);
++ if (ops->get_stats_count)
++ info.n_stats = ops->get_stats_count(dev);
++ if (ops->get_regs_len)
++ info.regdump_len = ops->get_regs_len(dev);
++ if (ops->get_eeprom_len)
++ info.eedump_len = ops->get_eeprom_len(dev);
++
++ if (copy_to_user(useraddr, &info, sizeof(info)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_get_regs(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_regs regs;
++ struct ethtool_ops *ops = ethtool_ops;
++ void *regbuf;
++ int reglen, ret;
++
++ if (!ops->get_regs || !ops->get_regs_len)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(®s, useraddr, sizeof(regs)))
++ return -EFAULT;
++
++ reglen = ops->get_regs_len(dev);
++ if (regs.len > reglen)
++ regs.len = reglen;
++
++ regbuf = kmalloc(reglen, GFP_USER);
++ if (!regbuf)
++ return -ENOMEM;
++
++ ops->get_regs(dev, ®s, regbuf);
++
++ ret = -EFAULT;
++ if (copy_to_user(useraddr, ®s, sizeof(regs)))
++ goto out;
++ useraddr += offsetof(struct ethtool_regs, data);
++ if (copy_to_user(useraddr, regbuf, reglen))
++ goto out;
++ ret = 0;
++
++out:
++ kfree(regbuf);
++ return ret;
++}
++
++static int ethtool_get_wol(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_wolinfo wol = { ETHTOOL_GWOL };
++
++ if (!ethtool_ops->get_wol)
++ return -EOPNOTSUPP;
++
++ ethtool_ops->get_wol(dev, &wol);
++
++ if (copy_to_user(useraddr, &wol, sizeof(wol)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_wol(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_wolinfo wol;
++
++ if (!ethtool_ops->set_wol)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&wol, useraddr, sizeof(wol)))
++ return -EFAULT;
++
++ return ethtool_ops->set_wol(dev, &wol);
++}
++
++static int ethtool_get_msglevel(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata = { ETHTOOL_GMSGLVL };
++
++ if (!ethtool_ops->get_msglevel)
++ return -EOPNOTSUPP;
++
++ edata.data = ethtool_ops->get_msglevel(dev);
++
++ if (copy_to_user(useraddr, &edata, sizeof(edata)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_msglevel(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata;
++
++ if (!ethtool_ops->set_msglevel)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&edata, useraddr, sizeof(edata)))
++ return -EFAULT;
++
++ ethtool_ops->set_msglevel(dev, edata.data);
++ return 0;
++}
++
++static int ethtool_nway_reset(struct net_device *dev)
++{
++ if (!ethtool_ops->nway_reset)
++ return -EOPNOTSUPP;
++
++ return ethtool_ops->nway_reset(dev);
++}
++
++static int ethtool_get_link(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_value edata = { ETHTOOL_GLINK };
++
++ if (!ethtool_ops->get_link)
++ return -EOPNOTSUPP;
++
++ edata.data = ethtool_ops->get_link(dev);
++
++ if (copy_to_user(useraddr, &edata, sizeof(edata)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_get_eeprom(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_eeprom eeprom;
++ struct ethtool_ops *ops = ethtool_ops;
++ u8 *data;
++ int ret;
++
++ if (!ops->get_eeprom || !ops->get_eeprom_len)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&eeprom, useraddr, sizeof(eeprom)))
++ return -EFAULT;
++
++ /* Check for wrap and zero */
++ if (eeprom.offset + eeprom.len <= eeprom.offset)
++ return -EINVAL;
++
++ /* Check for exceeding total eeprom len */
++ if (eeprom.offset + eeprom.len > ops->get_eeprom_len(dev))
++ return -EINVAL;
++
++ data = kmalloc(eeprom.len, GFP_USER);
++ if (!data)
++ return -ENOMEM;
++
++ ret = -EFAULT;
++ if (copy_from_user(data, useraddr + sizeof(eeprom), eeprom.len))
++ goto out;
++
++ ret = ops->get_eeprom(dev, &eeprom, data);
++ if (ret)
++ goto out;
++
++ ret = -EFAULT;
++ if (copy_to_user(useraddr, &eeprom, sizeof(eeprom)))
++ goto out;
++ if (copy_to_user(useraddr + sizeof(eeprom), data, eeprom.len))
++ goto out;
++ ret = 0;
++
++out:
++ kfree(data);
++ return ret;
++}
++
++static int ethtool_set_eeprom(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_eeprom eeprom;
++ struct ethtool_ops *ops = ethtool_ops;
++ u8 *data;
++ int ret;
++
++ if (!ops->set_eeprom || !ops->get_eeprom_len)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&eeprom, useraddr, sizeof(eeprom)))
++ return -EFAULT;
++
++ /* Check for wrap and zero */
++ if (eeprom.offset + eeprom.len <= eeprom.offset)
++ return -EINVAL;
++
++ /* Check for exceeding total eeprom len */
++ if (eeprom.offset + eeprom.len > ops->get_eeprom_len(dev))
++ return -EINVAL;
++
++ data = kmalloc(eeprom.len, GFP_USER);
++ if (!data)
++ return -ENOMEM;
++
++ ret = -EFAULT;
++ if (copy_from_user(data, useraddr + sizeof(eeprom), eeprom.len))
++ goto out;
++
++ ret = ops->set_eeprom(dev, &eeprom, data);
++ if (ret)
++ goto out;
++
++ if (copy_to_user(useraddr + sizeof(eeprom), data, eeprom.len))
++ ret = -EFAULT;
++
++out:
++ kfree(data);
++ return ret;
++}
++
++static int ethtool_get_coalesce(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_coalesce coalesce = { ETHTOOL_GCOALESCE };
++
++ if (!ethtool_ops->get_coalesce)
++ return -EOPNOTSUPP;
++
++ ethtool_ops->get_coalesce(dev, &coalesce);
++
++ if (copy_to_user(useraddr, &coalesce, sizeof(coalesce)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_coalesce(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_coalesce coalesce;
++
++ if (!ethtool_ops->get_coalesce)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&coalesce, useraddr, sizeof(coalesce)))
++ return -EFAULT;
++
++ return ethtool_ops->set_coalesce(dev, &coalesce);
++}
++
++static int ethtool_get_ringparam(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_ringparam ringparam = { ETHTOOL_GRINGPARAM };
++
++ if (!ethtool_ops->get_ringparam)
++ return -EOPNOTSUPP;
++
++ ethtool_ops->get_ringparam(dev, &ringparam);
++
++ if (copy_to_user(useraddr, &ringparam, sizeof(ringparam)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_ringparam(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_ringparam ringparam;
++
++ if (!ethtool_ops->get_ringparam)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&ringparam, useraddr, sizeof(ringparam)))
++ return -EFAULT;
++
++ return ethtool_ops->set_ringparam(dev, &ringparam);
++}
++
++static int ethtool_get_pauseparam(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_pauseparam pauseparam = { ETHTOOL_GPAUSEPARAM };
++
++ if (!ethtool_ops->get_pauseparam)
++ return -EOPNOTSUPP;
++
++ ethtool_ops->get_pauseparam(dev, &pauseparam);
++
++ if (copy_to_user(useraddr, &pauseparam, sizeof(pauseparam)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_pauseparam(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_pauseparam pauseparam;
++
++ if (!ethtool_ops->get_pauseparam)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&pauseparam, useraddr, sizeof(pauseparam)))
++ return -EFAULT;
++
++ return ethtool_ops->set_pauseparam(dev, &pauseparam);
++}
++
++static int ethtool_get_rx_csum(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata = { ETHTOOL_GRXCSUM };
++
++ if (!ethtool_ops->get_rx_csum)
++ return -EOPNOTSUPP;
++
++ edata.data = ethtool_ops->get_rx_csum(dev);
++
++ if (copy_to_user(useraddr, &edata, sizeof(edata)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_rx_csum(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata;
++
++ if (!ethtool_ops->set_rx_csum)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&edata, useraddr, sizeof(edata)))
++ return -EFAULT;
++
++ ethtool_ops->set_rx_csum(dev, edata.data);
++ return 0;
++}
++
++static int ethtool_get_tx_csum(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata = { ETHTOOL_GTXCSUM };
++
++ if (!ethtool_ops->get_tx_csum)
++ return -EOPNOTSUPP;
++
++ edata.data = ethtool_ops->get_tx_csum(dev);
++
++ if (copy_to_user(useraddr, &edata, sizeof(edata)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_tx_csum(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata;
++
++ if (!ethtool_ops->set_tx_csum)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&edata, useraddr, sizeof(edata)))
++ return -EFAULT;
++
++ return ethtool_ops->set_tx_csum(dev, edata.data);
++}
++
++static int ethtool_get_sg(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata = { ETHTOOL_GSG };
++
++ if (!ethtool_ops->get_sg)
++ return -EOPNOTSUPP;
++
++ edata.data = ethtool_ops->get_sg(dev);
++
++ if (copy_to_user(useraddr, &edata, sizeof(edata)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_sg(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata;
++
++ if (!ethtool_ops->set_sg)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&edata, useraddr, sizeof(edata)))
++ return -EFAULT;
++
++ return ethtool_ops->set_sg(dev, edata.data);
++}
++
++static int ethtool_get_tso(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata = { ETHTOOL_GTSO };
++
++ if (!ethtool_ops->get_tso)
++ return -EOPNOTSUPP;
++
++ edata.data = ethtool_ops->get_tso(dev);
++
++ if (copy_to_user(useraddr, &edata, sizeof(edata)))
++ return -EFAULT;
++ return 0;
++}
++
++static int ethtool_set_tso(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_value edata;
++
++ if (!ethtool_ops->set_tso)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&edata, useraddr, sizeof(edata)))
++ return -EFAULT;
++
++ return ethtool_ops->set_tso(dev, edata.data);
++}
++
++static int ethtool_self_test(struct net_device *dev, char *useraddr)
++{
++ struct ethtool_test test;
++ struct ethtool_ops *ops = ethtool_ops;
++ u64 *data;
++ int ret;
++
++ if (!ops->self_test || !ops->self_test_count)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&test, useraddr, sizeof(test)))
++ return -EFAULT;
++
++ test.len = ops->self_test_count(dev);
++ data = kmalloc(test.len * sizeof(u64), GFP_USER);
++ if (!data)
++ return -ENOMEM;
++
++ ops->self_test(dev, &test, data);
++
++ ret = -EFAULT;
++ if (copy_to_user(useraddr, &test, sizeof(test)))
++ goto out;
++ useraddr += sizeof(test);
++ if (copy_to_user(useraddr, data, test.len * sizeof(u64)))
++ goto out;
++ ret = 0;
++
++out:
++ kfree(data);
++ return ret;
++}
++
++static int ethtool_get_strings(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_gstrings gstrings;
++ struct ethtool_ops *ops = ethtool_ops;
++ u8 *data;
++ int ret;
++
++ if (!ops->get_strings)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&gstrings, useraddr, sizeof(gstrings)))
++ return -EFAULT;
++
++ switch (gstrings.string_set) {
++ case ETH_SS_TEST:
++ if (!ops->self_test_count)
++ return -EOPNOTSUPP;
++ gstrings.len = ops->self_test_count(dev);
++ break;
++ case ETH_SS_STATS:
++ if (!ops->get_stats_count)
++ return -EOPNOTSUPP;
++ gstrings.len = ops->get_stats_count(dev);
++ break;
++ default:
++ return -EINVAL;
++ }
++
++ data = kmalloc(gstrings.len * ETH_GSTRING_LEN, GFP_USER);
++ if (!data)
++ return -ENOMEM;
++
++ ops->get_strings(dev, gstrings.string_set, data);
++
++ ret = -EFAULT;
++ if (copy_to_user(useraddr, &gstrings, sizeof(gstrings)))
++ goto out;
++ useraddr += sizeof(gstrings);
++ if (copy_to_user(useraddr, data, gstrings.len * ETH_GSTRING_LEN))
++ goto out;
++ ret = 0;
++
++out:
++ kfree(data);
++ return ret;
++}
++
++static int ethtool_phys_id(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_value id;
++
++ if (!ethtool_ops->phys_id)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&id, useraddr, sizeof(id)))
++ return -EFAULT;
++
++ return ethtool_ops->phys_id(dev, id.data);
++}
++
++static int ethtool_get_stats(struct net_device *dev, void *useraddr)
++{
++ struct ethtool_stats stats;
++ struct ethtool_ops *ops = ethtool_ops;
++ u64 *data;
++ int ret;
++
++ if (!ops->get_ethtool_stats || !ops->get_stats_count)
++ return -EOPNOTSUPP;
++
++ if (copy_from_user(&stats, useraddr, sizeof(stats)))
++ return -EFAULT;
++
++ stats.n_stats = ops->get_stats_count(dev);
++ data = kmalloc(stats.n_stats * sizeof(u64), GFP_USER);
++ if (!data)
++ return -ENOMEM;
++
++ ops->get_ethtool_stats(dev, &stats, data);
++
++ ret = -EFAULT;
++ if (copy_to_user(useraddr, &stats, sizeof(stats)))
++ goto out;
++ useraddr += sizeof(stats);
++ if (copy_to_user(useraddr, data, stats.n_stats * sizeof(u64)))
++ goto out;
++ ret = 0;
++
++out:
++ kfree(data);
++ return ret;
++}
++
++static int ethtool_ioctl(struct ifreq *ifr)
++{
++ struct net_device *dev = __dev_get_by_name(ifr->ifr_name);
++ void *useraddr = (void *) ifr->ifr_data;
++ u32 ethcmd;
++
++ /*
++ * XXX: This can be pushed down into the ethtool_* handlers that
++ * need it. Keep existing behaviour for the moment.
++ */
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ if (!dev || !netif_device_present(dev))
++ return -ENODEV;
++
++ if (copy_from_user(ðcmd, useraddr, sizeof (ethcmd)))
++ return -EFAULT;
++
++ switch (ethcmd) {
++ case ETHTOOL_GSET:
++ return ethtool_get_settings(dev, useraddr);
++ case ETHTOOL_SSET:
++ return ethtool_set_settings(dev, useraddr);
++ case ETHTOOL_GDRVINFO:
++ return ethtool_get_drvinfo(dev, useraddr);
++ case ETHTOOL_GREGS:
++ return ethtool_get_regs(dev, useraddr);
++ case ETHTOOL_GWOL:
++ return ethtool_get_wol(dev, useraddr);
++ case ETHTOOL_SWOL:
++ return ethtool_set_wol(dev, useraddr);
++ case ETHTOOL_GMSGLVL:
++ return ethtool_get_msglevel(dev, useraddr);
++ case ETHTOOL_SMSGLVL:
++ return ethtool_set_msglevel(dev, useraddr);
++ case ETHTOOL_NWAY_RST:
++ return ethtool_nway_reset(dev);
++ case ETHTOOL_GLINK:
++ return ethtool_get_link(dev, useraddr);
++ case ETHTOOL_GEEPROM:
++ return ethtool_get_eeprom(dev, useraddr);
++ case ETHTOOL_SEEPROM:
++ return ethtool_set_eeprom(dev, useraddr);
++ case ETHTOOL_GCOALESCE:
++ return ethtool_get_coalesce(dev, useraddr);
++ case ETHTOOL_SCOALESCE:
++ return ethtool_set_coalesce(dev, useraddr);
++ case ETHTOOL_GRINGPARAM:
++ return ethtool_get_ringparam(dev, useraddr);
++ case ETHTOOL_SRINGPARAM:
++ return ethtool_set_ringparam(dev, useraddr);
++ case ETHTOOL_GPAUSEPARAM:
++ return ethtool_get_pauseparam(dev, useraddr);
++ case ETHTOOL_SPAUSEPARAM:
++ return ethtool_set_pauseparam(dev, useraddr);
++ case ETHTOOL_GRXCSUM:
++ return ethtool_get_rx_csum(dev, useraddr);
++ case ETHTOOL_SRXCSUM:
++ return ethtool_set_rx_csum(dev, useraddr);
++ case ETHTOOL_GTXCSUM:
++ return ethtool_get_tx_csum(dev, useraddr);
++ case ETHTOOL_STXCSUM:
++ return ethtool_set_tx_csum(dev, useraddr);
++ case ETHTOOL_GSG:
++ return ethtool_get_sg(dev, useraddr);
++ case ETHTOOL_SSG:
++ return ethtool_set_sg(dev, useraddr);
++ case ETHTOOL_GTSO:
++ return ethtool_get_tso(dev, useraddr);
++ case ETHTOOL_STSO:
++ return ethtool_set_tso(dev, useraddr);
++ case ETHTOOL_TEST:
++ return ethtool_self_test(dev, useraddr);
++ case ETHTOOL_GSTRINGS:
++ return ethtool_get_strings(dev, useraddr);
++ case ETHTOOL_PHYS_ID:
++ return ethtool_phys_id(dev, useraddr);
++ case ETHTOOL_GSTATS:
++ return ethtool_get_stats(dev, useraddr);
++ default:
++ return -EOPNOTSUPP;
++ }
++
++ return -EOPNOTSUPP;
++}
++#endif //ETHTOOL_OPS_COMPAT
++
++static int
++rtl8168_do_ioctl(struct net_device *dev,
++ struct ifreq *ifr,
++ int cmd)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct mii_ioctl_data *data = if_mii(ifr);
++ unsigned long flags;
++ int ret;
++
++ ret = 0;
++ switch (cmd) {
++ case SIOCGMIIPHY:
++ data->phy_id = 32; /* Internal PHY */
++ break;
++
++ case SIOCGMIIREG:
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ data->val_out = mdio_read(tp, data->reg_num);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++ case SIOCSMIIREG:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, data->reg_num, data->val_in);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++#ifdef ETHTOOL_OPS_COMPAT
++ case SIOCETHTOOL:
++ ret = ethtool_ioctl(ifr);
++ break;
++#endif
++ case SIOCDEVPRIVATE_RTLASF:
++ if (!netif_running(dev))
++ {
++ ret = -ENODEV;
++ break;
++ }
++
++ ret = rtl8168_asf_ioctl(dev, ifr);
++ break;
++
++ case SIOCRTLTOOL:
++ ret = rtltool_ioctl(tp, ifr);
++ break;
++
++ default:
++ ret = -EOPNOTSUPP;
++ break;
++ }
++
++ return ret;
++}
++
++static void
++rtl8168_phy_power_up (struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ switch (tp->mcfg) {
++ case CFG_METHOD_1:
++ case CFG_METHOD_2:
++ case CFG_METHOD_3:
++ case CFG_METHOD_4:
++ case CFG_METHOD_5:
++ case CFG_METHOD_6:
++ case CFG_METHOD_7:
++ case CFG_METHOD_8:
++ case CFG_METHOD_9:
++ case CFG_METHOD_10:
++ case CFG_METHOD_11:
++ case CFG_METHOD_12:
++ case CFG_METHOD_13:
++ mdio_write(tp, 0x0E, 0x0000);
++ break;
++ default:
++ break;
++ }
++ mdio_write(tp, MII_BMCR, BMCR_ANENABLE);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++}
++
++static void
++rtl8168_phy_power_down (struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned long flags;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ switch (tp->mcfg) {
++ case CFG_METHOD_1:
++ case CFG_METHOD_2:
++ case CFG_METHOD_3:
++ case CFG_METHOD_4:
++ case CFG_METHOD_5:
++ case CFG_METHOD_6:
++ case CFG_METHOD_7:
++ case CFG_METHOD_8:
++ case CFG_METHOD_9:
++ case CFG_METHOD_10:
++ case CFG_METHOD_11:
++ case CFG_METHOD_12:
++ case CFG_METHOD_13:
++ mdio_write(tp, 0x0E, 0x0200);
++ mdio_write(tp, MII_BMCR, BMCR_PDOWN);
++ break;
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ mdio_write(tp, MII_BMCR, BMCR_ANENABLE | BMCR_PDOWN);
++ break;
++ default:
++ mdio_write(tp, MII_BMCR, BMCR_PDOWN);
++ break;
++ }
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++}
++
++static int __devinit
++rtl8168_init_board(struct pci_dev *pdev,
++ struct net_device **dev_out,
++ void __iomem **ioaddr_out)
++{
++ void __iomem *ioaddr;
++ struct net_device *dev;
++ struct rtl8168_private *tp;
++ int rc = -ENOMEM, i, pm_cap;
++
++ assert(ioaddr_out != NULL);
++
++ /* dev zeroed in alloc_etherdev */
++ dev = alloc_etherdev(sizeof (*tp));
++ if (dev == NULL) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_drv(&debug))
++ dev_err(&pdev->dev, "unable to alloc new ethernet\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ goto err_out;
++ }
++
++ SET_MODULE_OWNER(dev);
++ SET_NETDEV_DEV(dev, &pdev->dev);
++ tp = netdev_priv(dev);
++ tp->dev = dev;
++ tp->msg_enable = netif_msg_init(debug.msg_enable, R8168_MSG_DEFAULT);
++
++ /* enable device (incl. PCI PM wakeup and hotplug setup) */
++ rc = pci_enable_device(pdev);
++ if (rc < 0) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp))
++ dev_err(&pdev->dev, "enable failure\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ goto err_out_free_dev;
++ }
++
++ rc = pci_set_mwi(pdev);
++ if (rc < 0)
++ goto err_out_disable;
++
++ /* save power state before pci_enable_device overwrites it */
++ pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM);
++ if (pm_cap) {
++ u16 pwr_command;
++
++ pci_read_config_word(pdev, pm_cap + PCI_PM_CTRL, &pwr_command);
++ } else {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp)) {
++ dev_err(&pdev->dev, "PowerManagement capability not found.\n");
++ }
++#else
++ printk("PowerManagement capability not found.\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++
++ }
++
++ /* make sure PCI base addr 1 is MMIO */
++ if (!(pci_resource_flags(pdev, 2) & IORESOURCE_MEM)) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp))
++ dev_err(&pdev->dev, "region #1 not an MMIO resource, aborting\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ rc = -ENODEV;
++ goto err_out_mwi;
++ }
++ /* check for weird/broken PCI region reporting */
++ if (pci_resource_len(pdev, 2) < R8168_REGS_SIZE) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp))
++ dev_err(&pdev->dev, "Invalid PCI region size(s), aborting\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ rc = -ENODEV;
++ goto err_out_mwi;
++ }
++
++ rc = pci_request_regions(pdev, MODULENAME);
++ if (rc < 0) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp))
++ dev_err(&pdev->dev, "could not request regions.\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ goto err_out_mwi;
++ }
++
++ if ((sizeof(dma_addr_t) > 4) &&
++ !pci_set_dma_mask(pdev, DMA_BIT_MASK(64)) && use_dac) {
++ dev->features |= NETIF_F_HIGHDMA;
++ } else {
++ rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
++ if (rc < 0) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp))
++ dev_err(&pdev->dev, "DMA configuration failed.\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ goto err_out_free_res;
++ }
++ }
++
++ pci_set_master(pdev);
++
++ /* ioremap MMIO region */
++ ioaddr = ioremap(pci_resource_start(pdev, 2), R8168_REGS_SIZE);
++ if (ioaddr == NULL) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp))
++ dev_err(&pdev->dev, "cannot remap MMIO, aborting\n");
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ rc = -EIO;
++ goto err_out_free_res;
++ }
++
++ /* Identify chip attached to board */
++ rtl8168_get_mac_version(tp, ioaddr);
++
++ rtl8168_print_mac_version(tp);
++
++ for (i = ARRAY_SIZE(rtl_chip_info) - 1; i >= 0; i--) {
++ if (tp->mcfg == rtl_chip_info[i].mcfg)
++ break;
++ }
++
++ if (i < 0) {
++ /* Unknown chip: assume array element #0, original RTL-8168 */
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (netif_msg_probe(tp))
++ dev_printk(KERN_DEBUG, &pdev->dev, "unknown chip version, assuming %s\n", rtl_chip_info[0].name);
++#else
++ printk("Realtek unknown chip version, assuming %s\n", rtl_chip_info[0].name);
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0)
++ i++;
++ }
++
++ tp->chipset = i;
++
++// RTL_W8(Cfg9346, Cfg9346_Unlock);
++// RTL_W8(Config1, RTL_R8(Config1) | PMEnable);
++// RTL_W8(Config5, RTL_R8(Config5) & PMEStatus);
++// RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ *ioaddr_out = ioaddr;
++ *dev_out = dev;
++out:
++ return rc;
++
++err_out_free_res:
++ pci_release_regions(pdev);
++
++err_out_mwi:
++ pci_clear_mwi(pdev);
++
++err_out_disable:
++ pci_disable_device(pdev);
++
++err_out_free_dev:
++ free_netdev(dev);
++err_out:
++ *ioaddr_out = NULL;
++ *dev_out = NULL;
++ goto out;
++}
++
++static void __devinit
++rtl8168_init_sequence(struct rtl8168_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u16 data16;
++ int i;
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_21:
++ case CFG_METHOD_22:
++ case CFG_METHOD_23:
++ RTL_W32(RxConfig, 0xcf00);
++ RTL_W8(0xF2, RTL_R8(0xF2) | BIT_3);
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++ if (RTL_R32(TxConfig) & BIT_11) {
++ if ((RTL_R8(MCUCmd_reg) & Txfifo_empty) &&
++ (RTL_R8(MCUCmd_reg) & Rxfifo_empty))
++ break;
++ }
++ }
++ RTL_W8(ChipCmd, RTL_R8(ChipCmd) & ~(CmdRxEnb | CmdTxEnb));
++ mdelay(1);
++
++ RTL_W8(MCUCmd_reg, RTL_R8(MCUCmd_reg) & ~Now_is_oob);
++
++ data16 = mac_ocp_read(tp, 0xE8DE) & ~BIT_14;
++ mac_ocp_write(tp, 0xE8DE, data16);
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++ if (RTL_R16(0xD2) & BIT_9)
++ break;
++ }
++
++ data16 = mac_ocp_read(tp, 0xE8DE) | BIT_15;
++ mac_ocp_write(tp, 0xE8DE, data16);
++ for (i = 0; i < 10; i++) {
++ udelay(100);
++ if (RTL_R16(0xD2) & BIT_9)
++ break;
++ }
++
++ RTL_W8(ChipCmd, CmdReset);
++ break;
++ }
++}
++
++static void
++rtl8168_esd_timer(unsigned long __opaque)
++{
++ struct net_device *dev = (struct net_device *)__opaque;
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct pci_dev *pdev = tp->pci_dev;
++ struct timer_list *timer = &tp->esd_timer;
++ unsigned long timeout = RTL8168_ESD_TIMEOUT;
++ u8 cmd;
++ u8 cls;
++ u16 io_base_l;
++ u16 io_base_h;
++ u16 mem_base_l;
++ u16 mem_base_h;
++ u8 ilr;
++ u16 resv_0x20_l;
++ u16 resv_0x20_h;
++ u16 resv_0x24_l;
++ u16 resv_0x24_h;
++
++ tp->esd_flag = 0;
++
++ pci_read_config_byte(pdev, PCI_COMMAND, &cmd);
++ if (cmd != tp->pci_cfg_space.cmd) {
++ pci_write_config_byte(pdev, PCI_COMMAND, tp->pci_cfg_space.cmd);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &cls);
++ if (cls != tp->pci_cfg_space.cls) {
++ pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, tp->pci_cfg_space.cls);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_0, &io_base_l);
++ if (io_base_l != tp->pci_cfg_space.io_base_l) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_0, tp->pci_cfg_space.io_base_l);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_0 + 2, &io_base_h);
++ if (io_base_h != tp->pci_cfg_space.io_base_h) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_0 + 2, tp->pci_cfg_space.io_base_h);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_2, &mem_base_l);
++ if (mem_base_l != tp->pci_cfg_space.mem_base_l) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_2, tp->pci_cfg_space.mem_base_l);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_2 + 2, &mem_base_h);
++ if (mem_base_h != tp->pci_cfg_space.mem_base_h) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_2 + 2, tp->pci_cfg_space.mem_base_h);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_byte(pdev, PCI_INTERRUPT_LINE, &ilr);
++ if (ilr != tp->pci_cfg_space.ilr) {
++ pci_write_config_byte(pdev, PCI_INTERRUPT_LINE, tp->pci_cfg_space.ilr);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_4, &resv_0x20_l);
++ if (resv_0x20_l != tp->pci_cfg_space.resv_0x20_l) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_4, tp->pci_cfg_space.resv_0x20_l);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_4 + 2, &resv_0x20_h);
++ if (resv_0x20_h != tp->pci_cfg_space.resv_0x20_h) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_4 + 2, tp->pci_cfg_space.resv_0x20_h);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_5, &resv_0x24_l);
++ if (resv_0x24_l != tp->pci_cfg_space.resv_0x24_l) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_5, tp->pci_cfg_space.resv_0x24_l);
++ tp->esd_flag = 1;
++ }
++
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_5 + 2, &resv_0x24_h);
++ if (resv_0x24_h != tp->pci_cfg_space.resv_0x24_h) {
++ pci_write_config_word(pdev, PCI_BASE_ADDRESS_5 + 2, tp->pci_cfg_space.resv_0x24_h);
++ tp->esd_flag = 1;
++ }
++
++ if (tp->esd_flag != 0) {
++ rtl8168_tx_clear(tp);
++ rtl8168_hw_start(dev);
++ tp->esd_flag = 0;
++ }
++
++ mod_timer(timer, jiffies + timeout);
++}
++
++static void
++rtl8168_link_timer(unsigned long __opaque)
++{
++ struct net_device *dev = (struct net_device *)__opaque;
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct timer_list *timer = &tp->link_timer;
++
++ if (tp->link_ok(dev) != tp->old_link_status)
++ rtl8168_check_link_status(dev, tp, tp->mmio_addr);
++
++ tp->old_link_status = tp->link_ok(dev);
++
++ mod_timer(timer, jiffies + RTL8168_LINK_TIMEOUT);
++}
++
++/* Cfg9346_Unlock assumed. */
++static unsigned rtl8168_try_msi(struct pci_dev *pdev, void __iomem *ioaddr)
++{
++ unsigned msi = 0;
++
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,13)
++ if (pci_enable_msi(pdev))
++ dev_info(&pdev->dev, "no MSI. Back to INTx.\n");
++ else
++ msi |= RTL_FEATURE_MSI;
++#endif
++
++ return msi;
++}
++
++static void rtl8168_disable_msi(struct pci_dev *pdev, struct rtl8168_private *tp)
++{
++ if (tp->features & RTL_FEATURE_MSI) {
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,13)
++ pci_disable_msi(pdev);
++#endif
++ tp->features &= ~RTL_FEATURE_MSI;
++ }
++}
++
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,29)
++static const struct net_device_ops rtl8168_netdev_ops = {
++ .ndo_open = rtl8168_open,
++ .ndo_stop = rtl8168_close,
++ .ndo_get_stats = rtl8168_get_stats,
++ .ndo_start_xmit = rtl8168_start_xmit,
++ .ndo_tx_timeout = rtl8168_tx_timeout,
++ .ndo_change_mtu = rtl8168_change_mtu,
++ .ndo_set_mac_address = rtl8168_set_mac_address,
++ .ndo_do_ioctl = rtl8168_do_ioctl,
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,1,0)
++ .ndo_set_multicast_list = rtl8168_set_rx_mode,
++#else
++ .ndo_set_rx_mode = rtl8168_set_rx_mode,
++#endif
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++#ifdef CONFIG_R8168_VLAN
++ .ndo_vlan_rx_register = rtl8168_vlan_rx_register,
++#endif
++#else
++ .ndo_fix_features = rtl8168_fix_features,
++ .ndo_set_features = rtl8168_set_features,
++#endif
++#ifdef CONFIG_NET_POLL_CONTROLLER
++ .ndo_poll_controller = rtl8168_netpoll,
++#endif
++};
++#endif
++
++static int __devinit
++rtl8168_init_one(struct pci_dev *pdev,
++ const struct pci_device_id *ent)
++{
++ struct net_device *dev = NULL;
++ struct rtl8168_private *tp;
++ void __iomem *ioaddr = NULL;
++ static int board_idx = -1;
++ u8 autoneg, duplex;
++ u16 speed;
++ u16 mac_addr[4];
++
++ int i, rc;
++
++ assert(pdev != NULL);
++ assert(ent != NULL);
++
++ board_idx++;
++
++ if (netif_msg_drv(&debug))
++ printk(KERN_INFO "%s Gigabit Ethernet driver %s loaded\n",
++ MODULENAME, RTL8168_VERSION);
++
++ rc = rtl8168_init_board(pdev, &dev, &ioaddr);
++ if (rc)
++ return rc;
++
++ tp = netdev_priv(dev);
++ assert(ioaddr != NULL);
++
++ tp->mmio_addr = ioaddr;
++ tp->set_speed = rtl8168_set_speed_xmii;
++ tp->get_settings = rtl8168_gset_xmii;
++ tp->phy_reset_enable = rtl8168_xmii_reset_enable;
++ tp->phy_reset_pending = rtl8168_xmii_reset_pending;
++ tp->link_ok = rtl8168_xmii_link_ok;
++
++ tp->features |= rtl8168_try_msi(pdev, ioaddr);
++
++ if ((tp->mcfg == CFG_METHOD_9) || (tp->mcfg == CFG_METHOD_10))
++ RTL_W8(DBG_reg, RTL_R8(DBG_reg) | BIT_1 | BIT_7);
++
++ /* Get production from EEPROM */
++ rtl_eeprom_type(tp);
++ if (tp->eeprom_type != EEPROM_TYPE_NONE) {
++ /* Get MAC address from EEPROM */
++ if (tp->mcfg == CFG_METHOD_16 ||
++ tp->mcfg == CFG_METHOD_17 ||
++ tp->mcfg == CFG_METHOD_18 ||
++ tp->mcfg == CFG_METHOD_19 ||
++ tp->mcfg == CFG_METHOD_20 ||
++ tp->mcfg == CFG_METHOD_21 ||
++ tp->mcfg == CFG_METHOD_22) {
++ mac_addr[0] = rtl_eeprom_read_sc(tp, 1);
++ mac_addr[1] = rtl_eeprom_read_sc(tp, 2);
++ mac_addr[2] = rtl_eeprom_read_sc(tp, 3);
++ } else {
++ mac_addr[0] = rtl_eeprom_read_sc(tp, 7);
++ mac_addr[1] = rtl_eeprom_read_sc(tp, 8);
++ mac_addr[2] = rtl_eeprom_read_sc(tp, 9);
++ }
++ mac_addr[3] = 0;
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++ RTL_W32(MAC0, (mac_addr[1] << 16) | mac_addr[0]);
++ RTL_W32(MAC4, (mac_addr[3] << 16) | mac_addr[2]);
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++ }
++
++ for (i = 0; i < MAC_ADDR_LEN; i++) {
++ dev->dev_addr[i] = RTL_R8(MAC0 + i);
++ tp->org_mac_addr[i] = dev->dev_addr[i]; /* keep the original MAC address */
++ }
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,13)
++ memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
++#endif
++// memcpy(dev->dev_addr, dev->dev_addr, dev->addr_len);
++
++ RTL_NET_DEVICE_OPS(rtl8168_netdev_ops);
++
++ SET_ETHTOOL_OPS(dev, &rtl8168_ethtool_ops);
++
++ dev->watchdog_timeo = RTL8168_TX_TIMEOUT;
++ dev->irq = pdev->irq;
++ dev->base_addr = (unsigned long) ioaddr;
++
++#ifdef CONFIG_R8168_NAPI
++ RTL_NAPI_CONFIG(dev, tp, rtl8168_poll, R8168_NAPI_WEIGHT);
++#endif
++
++#ifdef CONFIG_R8168_VLAN
++ if (tp->mcfg != CFG_METHOD_DEFAULT) {
++ dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++ dev->vlan_rx_kill_vid = rtl8168_vlan_rx_kill_vid;
++#endif //LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++ }
++#endif
++
++ tp->cp_cmd |= RTL_R16(CPlusCmd);
++ if (tp->mcfg != CFG_METHOD_DEFAULT) {
++ dev->features |= NETIF_F_IP_CSUM;
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++ tp->cp_cmd |= RxChkSum;
++#else
++ dev->features |= NETIF_F_RXCSUM;
++ dev->hw_features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_TSO |
++ NETIF_F_RXCSUM | NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
++ dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_TSO |
++ NETIF_F_HIGHDMA;
++#endif
++ }
++
++ tp->intr_mask = rtl8168_intr_mask;
++ tp->pci_dev = pdev;
++
++ tp->max_jumbo_frame_size = rtl_chip_info[tp->chipset].jumbo_frame_sz;
++
++ spin_lock_init(&tp->lock);
++ spin_lock_init(&tp->phy_lock);
++
++ pci_set_drvdata(pdev, dev);
++
++ if (netif_msg_probe(tp)) {
++ printk(KERN_INFO "%s: %s at 0x%lx, "
++ "%2.2x:%2.2x:%2.2x:%2.2x:%2.2x:%2.2x, "
++ "IRQ %d\n",
++ dev->name,
++ rtl_chip_info[tp->chipset].name,
++ dev->base_addr,
++ dev->dev_addr[0], dev->dev_addr[1],
++ dev->dev_addr[2], dev->dev_addr[3],
++ dev->dev_addr[4], dev->dev_addr[5], dev->irq);
++ }
++
++ if (tp->mcfg == CFG_METHOD_11 || tp->mcfg==CFG_METHOD_12 ||
++ tp->mcfg == CFG_METHOD_13 || tp->mcfg == CFG_METHOD_23)
++ rtl8168_driver_start(tp);
++ rtl8168_phy_power_up (dev);
++ rtl8168_hw_phy_config(dev);
++
++ pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0x40);
++
++ rtl8168_link_option(board_idx, &autoneg, &speed, &duplex);
++
++ rtl8168_set_speed(dev, autoneg, speed, duplex);
++
++ rc = register_netdev(dev);
++ if (rc) {
++ rtl8168_release_board(pdev, dev, ioaddr);
++ return rc;
++ }
++
++ printk(KERN_INFO "%s: This product is covered by one or more of the following patents: US5,307,459, US5,434,872, US5,732,094, US6,570,884, US6,115,776, and US6,327,625.\n", MODULENAME);
++
++ rtl8168_init_sequence(tp);
++
++ if (netif_msg_probe(tp))
++ printk(KERN_DEBUG "%s: Identified chip type is '%s'.\n",
++ dev->name, rtl_chip_info[tp->chipset].name);
++
++ printk("%s", GPL_CLAIM);
++
++ return 0;
++}
++
++static void __devexit
++rtl8168_remove_one(struct pci_dev *pdev)
++{
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ assert(dev != NULL);
++ assert(tp != NULL);
++
++ if (tp->mcfg == CFG_METHOD_11 || tp->mcfg==CFG_METHOD_12 ||
++ tp->mcfg == CFG_METHOD_13 || tp->mcfg == CFG_METHOD_23)
++ rtl8168_driver_stop(tp);
++ flush_scheduled_work();
++
++ unregister_netdev(dev);
++ rtl8168_disable_msi(pdev, tp);
++ rtl8168_release_board(pdev, dev, tp->mmio_addr);
++ pci_set_drvdata(pdev, NULL);
++}
++
++static void
++rtl8168_set_rxbufsize(struct rtl8168_private *tp,
++ struct net_device *dev)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned int mtu = dev->mtu;
++
++ tp->rx_buf_sz = (mtu > ETH_DATA_LEN) ? mtu + ETH_HLEN + 8 + 1 : RX_BUF_SIZE;
++
++ RTL_W16(RxMaxSize, tp->rx_buf_sz);
++}
++
++static int rtl8168_open(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct pci_dev *pdev = tp->pci_dev;
++ int retval;
++
++ rtl8168_set_rxbufsize(tp, dev);
++
++ retval = -ENOMEM;
++
++ /*
++ * Rx and Tx desscriptors needs 256 bytes alignment.
++ * pci_alloc_consistent provides more.
++ */
++ tp->TxDescArray = pci_alloc_consistent(pdev, R8168_TX_RING_BYTES,
++ &tp->TxPhyAddr);
++ if (!tp->TxDescArray)
++ goto out;
++
++ tp->RxDescArray = pci_alloc_consistent(pdev, R8168_RX_RING_BYTES,
++ &tp->RxPhyAddr);
++ if (!tp->RxDescArray)
++ goto err_free_tx;
++
++ memset(tp->TxDescArray, 0, R8168_TX_RING_BYTES);
++ memset(tp->RxDescArray, 0, R8168_RX_RING_BYTES);
++ retval = rtl8168_init_ring(dev);
++ if (retval < 0)
++ goto err_free_rx;
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,20)
++ INIT_WORK(&tp->task, NULL, dev);
++#else
++ INIT_DELAYED_WORK(&tp->task, NULL);
++#endif
++
++#ifdef CONFIG_R8168_NAPI
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ RTL_NAPI_ENABLE(dev, &tp->napi);
++#endif
++#endif
++
++ rtl8168_powerup_pll(dev);
++ rtl8168_hw_start(dev);
++
++ if (tp->esd_flag == 0)
++ rtl8168_request_esd_timer(dev);
++
++ rtl8168_request_link_timer(dev);
++
++ rtl8168_dsm(dev, DSM_IF_UP);
++
++ rtl8168_check_link_status(dev, tp, tp->mmio_addr);
++
++ retval = request_irq(dev->irq, rtl8168_interrupt, (tp->features & RTL_FEATURE_MSI) ? 0 : SA_SHIRQ, dev->name, dev);
++ if (retval<0)
++ goto err_free_rx;
++
++out:
++ return retval;
++
++err_free_rx:
++ pci_free_consistent(pdev, R8168_RX_RING_BYTES, tp->RxDescArray,
++ tp->RxPhyAddr);
++ tp->RxDescArray = NULL;
++err_free_tx:
++ pci_free_consistent(pdev, R8168_TX_RING_BYTES, tp->TxDescArray,
++ tp->TxPhyAddr);
++ tp->TxDescArray = NULL;
++ goto out;
++}
++
++static void
++rtl8168_dsm(struct net_device *dev, int dev_state)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ switch (dev_state) {
++ case DSM_MAC_INIT:
++ if ((tp->mcfg == CFG_METHOD_5) || (tp->mcfg == CFG_METHOD_6)) {
++ if (RTL_R8(MACDBG) & 0x80)
++ RTL_W8(GPIO, RTL_R8(GPIO) | GPIO_en);
++ else
++ RTL_W8(GPIO, RTL_R8(GPIO) & ~GPIO_en);
++ }
++
++ break;
++ case DSM_NIC_GOTO_D3:
++ case DSM_IF_DOWN:
++ if ((tp->mcfg == CFG_METHOD_5) || (tp->mcfg == CFG_METHOD_6)) {
++ if (RTL_R8(MACDBG) & 0x80)
++ RTL_W8(GPIO, RTL_R8(GPIO) & ~GPIO_en);
++ }
++ break;
++
++ case DSM_NIC_RESUME_D3:
++ case DSM_IF_UP:
++ if ((tp->mcfg == CFG_METHOD_5) || (tp->mcfg == CFG_METHOD_6)) {
++ if (RTL_R8(MACDBG) & 0x80)
++ RTL_W8(GPIO, RTL_R8(GPIO) | GPIO_en);
++ }
++
++ break;
++ }
++
++}
++static void
++set_offset70F(struct rtl8168_private *tp, u8 setting)
++{
++
++ u32 csi_tmp;
++ u32 temp = (u32)setting;
++ temp = temp << 24;
++ /*set PCI configuration space offset 0x70F to setting*/
++ /*When the register offset of PCI configuration space larger than 0xff, use CSI to access it.*/
++
++ csi_tmp = rtl8168_csi_read(tp, 0x70c) & 0x00ffffff;
++ rtl8168_csi_write(tp, 0x70c, csi_tmp | temp);
++}
++
++static void
++set_offset79(struct rtl8168_private *tp, u8 setting)
++{
++ //Set PCI configuration space offset 0x79 to setting
++
++ struct pci_dev *pdev = tp->pci_dev;
++ u8 device_control;
++
++ pci_read_config_byte(pdev, 0x79, &device_control);
++ device_control &= ~0x70;
++ device_control |= setting;
++ pci_write_config_byte(pdev, 0x79, device_control);
++
++}
++static void
++rtl8168_hw_start(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++ u8 device_control, options1, options2;
++ u16 ephy_data;
++ u32 csi_tmp;
++
++ netif_stop_queue(dev);
++ switch (tp->mcfg) {
++ case CFG_METHOD_1:
++ case CFG_METHOD_2:
++ case CFG_METHOD_3:
++ case CFG_METHOD_4:
++ case CFG_METHOD_5:
++ case CFG_METHOD_6:
++ case CFG_METHOD_7:
++ case CFG_METHOD_8:
++ case CFG_METHOD_9:
++ case CFG_METHOD_10:
++ case CFG_METHOD_11:
++ case CFG_METHOD_12:
++ case CFG_METHOD_13:
++ case CFG_METHOD_14:
++ case CFG_METHOD_15:
++ break;
++ default:
++ RTL_W32(RxConfig, RxCfg_128_int_en | (RX_DMA_BURST << RxCfgDMAShift));
++ break;
++ }
++
++ rtl8168_nic_reset(dev);
++
++ rtl8168_rx_desc_offset0_init(tp, 1);
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++
++ RTL_W8(MTPS, Reserved1_data);
++
++ tp->cp_cmd |= PktCntrDisable | INTT_1;
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++
++ RTL_W16(IntrMitigate, 0x5f51);
++ RTL_W8(Config5, RTL_R8(Config5) & ~BIT_7);
++
++ //Work around for RxFIFO overflow
++ if (tp->mcfg == CFG_METHOD_1) {
++ rtl8168_intr_mask |= RxFIFOOver | PCSTimeout;
++ rtl8168_intr_mask &= ~RxDescUnavail;
++ }
++
++ rtl8168_desc_addr_fill(tp);
++
++ /* Set DMA burst size and Interframe Gap Time */
++ if (tp->mcfg == CFG_METHOD_1)
++ RTL_W32(TxConfig, (TX_DMA_BURST_512 << TxDMAShift) |
++ (InterFrameGap << TxInterFrameGapShift));
++ else
++ RTL_W32(TxConfig, (TX_DMA_BURST_unlimited << TxDMAShift) |
++ (InterFrameGap << TxInterFrameGapShift));
++
++ /* Clear the interrupt status register. */
++ RTL_W16(IntrStatus, 0xFFFF);
++
++ if (tp->mcfg == CFG_METHOD_4) {
++ set_offset70F(tp, 0x27);
++
++ RTL_W8(DBG_reg, (0x0E << 4) | Fix_Nak_1 | Fix_Nak_2);
++
++ /*Set EPHY registers begin*/
++ /*Set EPHY register offset 0x02 bit 11 to 0 and bit 12 to 1*/
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x02);
++ ephy_data &= ~BIT_11;
++ ephy_data |= BIT_12;
++ rtl8168_ephy_write(ioaddr, 0x02, ephy_data);
++
++ /*Set EPHY register offset 0x03 bit 1 to 1*/
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x03);
++ ephy_data |= (1 << 1);
++ rtl8168_ephy_write(ioaddr, 0x03, ephy_data);
++
++ /*Set EPHY register offset 0x06 bit 7 to 0*/
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x06);
++ ephy_data &= ~(1 << 7);
++ rtl8168_ephy_write(ioaddr, 0x06, ephy_data);
++ /*Set EPHY registers end*/
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ //disable clock request.
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++
++ set_offset79(tp, 0x20);
++
++ //tx checksum offload disable
++ dev->features &= ~NETIF_F_IP_CSUM;
++
++ //rx checksum offload disable
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++
++ set_offset79(tp, 0x50);
++
++ //tx checksum offload enable
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ //rx checksum offload enable
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++ tp->cp_cmd |= RxChkSum;
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++#else
++ dev->features |= NETIF_F_RXCSUM;
++#endif
++ } else if (tp->mcfg == CFG_METHOD_5) {
++
++ set_offset70F(tp, 0x27);
++
++ /******set EPHY registers for RTL8168CP begin******/
++ //Set EPHY register offset 0x01 bit 0 to 1.
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x01);
++ ephy_data |= (1 << 0);
++ rtl8168_ephy_write(ioaddr, 0x01, ephy_data);
++
++ //Set EPHY register offset 0x03 bit 10 to 0, bit 9 to 1 and bit 5 to 1.
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x03);
++ ephy_data &= ~(1 << 10);
++ ephy_data |= (1 << 9);
++ ephy_data |= (1 << 5);
++ rtl8168_ephy_write(ioaddr, 0x03, ephy_data);
++ /******set EPHY registers for RTL8168CP end******/
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ //disable clock request.
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++
++ set_offset79(tp, 0x20);
++
++ //tx checksum offload disable
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++
++ set_offset79(tp, 0x50);
++
++ //tx checksum offload enable
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ //rx checksum offload enable
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++ tp->cp_cmd |= RxChkSum;
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++#else
++ dev->features |= NETIF_F_RXCSUM;
++#endif
++ } else if (tp->mcfg == CFG_METHOD_6) {
++ set_offset70F(tp, 0x27);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ //disable clock request.
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++
++ set_offset79(tp, 0x20);
++
++ //tx checksum offload disable
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++
++ set_offset79(tp, 0x50);
++
++ //tx checksum offload enable
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ //rx checksum offload enable
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++ tp->cp_cmd |= RxChkSum;
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++#else
++ dev->features |= NETIF_F_RXCSUM;
++#endif
++ } else if (tp->mcfg == CFG_METHOD_7) {
++ set_offset70F(tp, 0x27);
++
++ rtl8168_eri_write(ioaddr, 0x1EC, 1, 0x07, ERIAR_ASF);
++
++ //disable clock request.
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++
++ set_offset79(tp, 0x20);
++
++ //tx checksum offload disable
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++
++
++ set_offset79(tp, 0x50);
++
++ //tx checksum offload enable
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++ } else if (tp->mcfg == CFG_METHOD_8) {
++
++ set_offset70F(tp, 0x27);
++
++ rtl8168_eri_write(ioaddr, 0x1EC, 1, 0x07, ERIAR_ASF);
++
++ //disable clock request.
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ RTL_W8(0xD1, 0x20);
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++
++ set_offset79(tp, 0x20);
++
++ //tx checksum offload disable
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++
++
++ set_offset79(tp, 0x50);
++
++ //tx checksum offload enable
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ } else if (tp->mcfg == CFG_METHOD_9) {
++ set_offset70F(tp, 0x27);
++
++ /* disable clock request. */
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~BIT_4);
++ RTL_W8(DBG_reg, RTL_R8(DBG_reg) | BIT_7 | BIT_1);
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++
++ set_offset79(tp, 0x20);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++
++
++ set_offset79(tp, 0x50);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ /* set EPHY registers */
++ rtl8168_ephy_write(ioaddr, 0x01, 0x7C7D);
++ rtl8168_ephy_write(ioaddr, 0x02, 0x091F);
++ rtl8168_ephy_write(ioaddr, 0x06, 0xB271);
++ rtl8168_ephy_write(ioaddr, 0x07, 0xCE00);
++ } else if (tp->mcfg == CFG_METHOD_10) {
++ set_offset70F(tp, 0x27);
++
++ RTL_W8(DBG_reg, RTL_R8(DBG_reg) | BIT_7 | BIT_1);
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++
++ set_offset79(tp, 0x20);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++
++
++
++ set_offset79(tp, 0x50);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ RTL_W8(Config1, RTL_R8(Config1) | 0x10);
++
++ /* set EPHY registers */
++ rtl8168_ephy_write(ioaddr, 0x01, 0x6C7F);
++ rtl8168_ephy_write(ioaddr, 0x02, 0x011F);
++ rtl8168_ephy_write(ioaddr, 0x03, 0xC1B2);
++ rtl8168_ephy_write(ioaddr, 0x1A, 0x0546);
++ rtl8168_ephy_write(ioaddr, 0x1C, 0x80C4);
++ rtl8168_ephy_write(ioaddr, 0x1D, 0x78E4);
++ rtl8168_ephy_write(ioaddr, 0x0A, 0x8100);
++
++ /* disable clock request. */
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W8(0xF3, RTL_R8(0xF3) | BIT_2);
++
++ } else if (tp->mcfg == CFG_METHOD_11 || tp->mcfg == CFG_METHOD_13) {
++ set_offset70F(tp, 0x17);
++ set_offset79(tp, 0x50);
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ RTL_W8(Config1, RTL_R8(Config1) | 0x10);
++
++ } else if (tp->mcfg == CFG_METHOD_12) {
++ set_offset70F(tp, 0x17);
++ set_offset79(tp, 0x50);
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x0B);
++ rtl8168_ephy_write(ioaddr, 0x0B, ephy_data|0x48);
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x19);
++ ephy_data &= ~0x20;
++ rtl8168_ephy_write(ioaddr, 0x19, ephy_data|0x50);
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x0C);
++ ephy_data &= ~0x100;
++ rtl8168_ephy_write(ioaddr, 0x0C, ephy_data|0x20);
++
++ pci_write_config_byte(pdev, 0x81, 0x01);
++
++ RTL_W8(Config1, RTL_R8(Config1) | 0x10);
++
++ } else if (tp->mcfg == CFG_METHOD_14 || tp->mcfg == CFG_METHOD_15) {
++
++ set_offset70F(tp, 0x27);
++ set_offset79(tp, 0x50);
++
++ /* set EPHY registers */
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x00) & ~0x0200;
++ ephy_data |= 0x0100;
++ rtl8168_ephy_write(ioaddr, 0x00, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x00);
++ ephy_data |= 0x0004;
++ rtl8168_ephy_write(ioaddr, 0x00, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x06) & ~0x0002;
++ ephy_data |= 0x0001;
++ rtl8168_ephy_write(ioaddr, 0x06, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x06);
++ ephy_data |= 0x0030;
++ rtl8168_ephy_write(ioaddr, 0x06, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x07);
++ ephy_data |= 0x2000;
++ rtl8168_ephy_write(ioaddr, 0x07, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x00);
++ ephy_data |= 0x0020;
++ rtl8168_ephy_write(ioaddr, 0x00, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x03) & ~0x5800;
++ ephy_data |= 0x2000;
++ rtl8168_ephy_write(ioaddr, 0x03, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x03);
++ ephy_data |= 0x0001;
++ rtl8168_ephy_write(ioaddr, 0x03, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x01) & ~0x0800;
++ ephy_data |= 0x1000;
++ rtl8168_ephy_write(ioaddr, 0x01, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x07);
++ ephy_data |= 0x4000;
++ rtl8168_ephy_write(ioaddr, 0x07, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x1E);
++ ephy_data |= 0x2000;
++ rtl8168_ephy_write(ioaddr, 0x1E, ephy_data);
++
++ rtl8168_ephy_write(ioaddr, 0x19, 0xFE6C);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x0A);
++ ephy_data |= 0x0040;
++ rtl8168_ephy_write(ioaddr, 0x0A, ephy_data);
++
++ tp->cp_cmd &= 0x2063;
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(MTPS, 0x24);
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | 0x01);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(MTPS, 0x0C);
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~0x01);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ rtl8168_set_rxbufsize(tp, dev);
++
++
++// RTL_W8(0xF2, RTL_R8(0xF2) | BIT_0);
++// RTL_W32(CounterAddrLow, RTL_R32(CounterAddrLow) | BIT_0);
++
++ RTL_W8(0xF3, RTL_R8(0xF3) | BIT_5);
++ RTL_W8(0xF3, RTL_R8(0xF3) & ~BIT_5);
++
++// RTL_W8(0xD3, RTL_R8(0xD3) | BIT_3 | BIT_2);
++
++ RTL_W8(0xD0, RTL_R8(0xD0) | BIT_7 | BIT_6);
++
++ RTL_W8(0xF1, RTL_R8(0xF1) | BIT_7 | BIT_6 | BIT_5 | BIT_4 | BIT_2 | BIT_1);
++
++ RTL_W8(Config5, (RTL_R8(Config5)&~0x08) | BIT_0);
++ RTL_W8(Config2, RTL_R8(Config2) | BIT_7);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++ } else if (tp->mcfg == CFG_METHOD_16 || tp->mcfg == CFG_METHOD_17) {
++ set_offset70F(tp, 0x17);
++ set_offset79(tp, 0x50);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xD5, 1, ERIAR_ExGMAC) | BIT_3 | BIT_2;
++ rtl8168_eri_write(ioaddr, 0xD5, 1, csi_tmp, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xC0, 2, 0x00000000, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xB8, 2, 0x00000000, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xC8, 4, 0x00100002, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xE8, 4, 0x00100006, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1D0, 4, ERIAR_ExGMAC);
++ csi_tmp |= BIT_1;
++ rtl8168_eri_write(ioaddr, 0x1D0, 1, csi_tmp, ERIAR_ExGMAC);
++
++ RTL_W32(TxConfig, RTL_R32(TxConfig) | BIT_7);
++ RTL_W8(0xD3, RTL_R8(0xD3) & ~BIT_7);
++ RTL_W8(0x1B, RTL_R8(0x1B) & ~0x07);
++
++ if (tp->mcfg == CFG_METHOD_16) {
++ RTL_W32(0xB0, 0xEE480010);
++ RTL_W8(0x1A, RTL_R8(0x1A) & ~(BIT_2|BIT_3));
++ rtl8168_eri_write(ioaddr, 0x1DC, 1, 0x64, ERIAR_ExGMAC);
++
++ rtl8168_ephy_write(ioaddr, 0x06, 0xF020);
++ rtl8168_ephy_write(ioaddr, 0x07, 0x01FF);
++ rtl8168_ephy_write(ioaddr, 0x00, 0x5027);
++ rtl8168_ephy_write(ioaddr, 0x01, 0x0003);
++ rtl8168_ephy_write(ioaddr, 0x02, 0x2D16);
++ rtl8168_ephy_write(ioaddr, 0x03, 0x6D49);
++ rtl8168_ephy_write(ioaddr, 0x08, 0x0006);
++ rtl8168_ephy_write(ioaddr, 0x0A, 0x00C8);
++ } else {
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1B0, 4, ERIAR_ExGMAC);
++ csi_tmp |= BIT_4;
++ rtl8168_eri_write(ioaddr, 0x1B0, 1, csi_tmp, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xCC, 4, 0x00000050, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xd0, 4, 0x07ff0060, ERIAR_ExGMAC);
++// RTL_W8(0xF2, (RTL_R8(0xF2) | BIT_2 | BIT_0) & ~BIT_1); // early tally counter causes kernel panic
++ RTL_W8(TDFNR, (RTL_R8(TDFNR) & ~0x3F) | 0x8);
++ }
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x09);
++ ephy_data |= BIT_7;
++ rtl8168_ephy_write(ioaddr, 0x09, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x19);
++ ephy_data |= (BIT_2 | BIT_5 | BIT_9);
++ rtl8168_ephy_write(ioaddr, 0x19, ephy_data);
++ RTL_W8(Config5, RTL_R8(Config5) | BIT_0);
++ RTL_W8(Config2, (RTL_R8(Config2) | BIT_7) & ~BIT_5);
++
++
++ RTL_W8(0xD0, RTL_R8(0xD0) | BIT_6);
++ RTL_W8(0xF2, RTL_R8(0xF2) | BIT_6);
++
++ tp->cp_cmd &= 0x2063;
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(MTPS, 0x27);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(MTPS, 0x0C);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ rtl8168_set_rxbufsize(tp, dev);
++
++ /* disable clock request. */
++ pci_write_config_byte(pdev, 0x81, 0x00);
++
++ } else if (tp->mcfg == CFG_METHOD_18 || tp->mcfg == CFG_METHOD_19) {
++ set_offset70F(tp, 0x17);
++ set_offset79(tp, 0x50);
++
++ rtl8168_eri_write(ioaddr, 0xC8, 4, 0x00100002, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xE8, 4, 0x00100006, ERIAR_ExGMAC);
++ RTL_W32(TxConfig, RTL_R32(TxConfig) | BIT_7);
++ RTL_W8(0xD3, RTL_R8(0xD3) & ~BIT_7);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xDC, 1, ERIAR_ExGMAC);
++ csi_tmp &= ~BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp |= BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++
++ if (tp->mcfg == CFG_METHOD_18) {
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x06);
++ ephy_data |= BIT_5;
++ ephy_data &= ~(BIT_7 | BIT_6);
++ rtl8168_ephy_write(ioaddr, 0x06, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x08);
++ ephy_data |= BIT_1;
++ ephy_data &= ~BIT_0;
++ rtl8168_ephy_write(ioaddr, 0x08, ephy_data);
++ }
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x09);
++ ephy_data |= BIT_7;
++ rtl8168_ephy_write(ioaddr, 0x09, ephy_data);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x19);
++ ephy_data |= (BIT_2 | BIT_5 | BIT_9);
++ rtl8168_ephy_write(ioaddr, 0x19, ephy_data);
++
++ RTL_W8(Config5, RTL_R8(Config5) | BIT_0);
++ RTL_W8(Config2, RTL_R8(Config2) | BIT_7);
++
++ tp->cp_cmd &= 0x2063;
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(MTPS, 0x27);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(MTPS, 0x0C);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ rtl8168_set_rxbufsize(tp, dev);
++
++ RTL_W8(0xD0, RTL_R8(0xD0) | BIT_6);
++ RTL_W8(0xF2, RTL_R8(0xF2) | BIT_6);
++// RTL_W8(0xF2, (RTL_R8(0xF2) | BIT_2 | BIT_0) & ~BIT_1); // early tally counter causes kernel panic
++ rtl8168_eri_write(ioaddr, 0xC0, 2, 0x00000000, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xB8, 2, 0x00000000, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xD5, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_3 | BIT_2;
++ rtl8168_eri_write(ioaddr, 0xD5, 1, csi_tmp, ERIAR_ExGMAC);
++ RTL_W8(0x1B,RTL_R8(0x1B) & ~0x07);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1B0, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_4;
++ rtl8168_eri_write(ioaddr, 0x1B0, 1, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1d0, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_4 | BIT_1;
++ rtl8168_eri_write(ioaddr, 0x1d0, 1, csi_tmp, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xCC, 4, 0x00000050, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xd0, 4, 0x00000060, ERIAR_ExGMAC);
++
++ if (RTL_R8(0x8c) & BIT_28) {
++ unsigned long flags;
++ u32 gphy_val;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x002C);
++ gphy_val = mdio_read(tp, 0x16);
++ gphy_val |= BIT_10;
++ mdio_write(tp, 0x16, gphy_val);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B80);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val |= BIT_7;
++ mdio_write(tp, 0x06, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ }
++ } else if (tp->mcfg == CFG_METHOD_20) {
++ set_offset70F(tp, 0x17);
++ set_offset79(tp, 0x50);
++
++ rtl8168_eri_write(ioaddr, 0xC8, 4, 0x00100002, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xE8, 4, 0x00100006, ERIAR_ExGMAC);
++ RTL_W32(TxConfig, RTL_R32(TxConfig) | BIT_7);
++ RTL_W8(0xD3, RTL_R8(0xD3) & ~BIT_7);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xDC, 1, ERIAR_ExGMAC);
++ csi_tmp &= ~BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp |= BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x06);
++ ephy_data |= BIT_5;
++ ephy_data &= ~(BIT_7 | BIT_6);
++ rtl8168_ephy_write(ioaddr, 0x06, ephy_data);
++
++ rtl8168_ephy_write(ioaddr, 0x0f, 0x5200);
++
++ ephy_data = rtl8168_ephy_read(ioaddr, 0x19);
++ ephy_data |= (BIT_2 | BIT_5 | BIT_9);
++ rtl8168_ephy_write(ioaddr, 0x19, ephy_data);
++
++ RTL_W8(Config5, RTL_R8(Config5) | BIT_0);
++ RTL_W8(Config2, RTL_R8(Config2) | BIT_7);
++
++ tp->cp_cmd &= 0x2063;
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(MTPS, 0x27);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(MTPS, 0x0C);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ rtl8168_set_rxbufsize(tp, dev);
++
++ RTL_W8(0xD0, RTL_R8(0xD0) | BIT_6);
++ RTL_W8(0xF2, RTL_R8(0xF2) | BIT_6);
++ rtl8168_eri_write(ioaddr, 0xC0, 2, 0x00000000, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xB8, 2, 0x00000000, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xD5, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_3 | BIT_2;
++ rtl8168_eri_write(ioaddr, 0xD5, 1, csi_tmp, ERIAR_ExGMAC);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1B0, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_4;
++ rtl8168_eri_write(ioaddr, 0x1B0, 1, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1d0, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_4 | BIT_1;
++ rtl8168_eri_write(ioaddr, 0x1d0, 1, csi_tmp, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xCC, 4, 0x00000050, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xd0, 4, 0x00000060, ERIAR_ExGMAC);
++ } else if (tp->mcfg == CFG_METHOD_21 || tp->mcfg == CFG_METHOD_22) {
++ rtl8168_eri_write(ioaddr, 0xC8, 1, 0x02, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xCA, 1, 0x08, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xCC, 1, 0x38, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xD0, 1, 0x48, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xE8, 4, 0x00100006, ERIAR_ExGMAC);
++ set_offset70F(tp, 0x17);
++ set_offset79(tp, 0x50);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xDC, 1, ERIAR_ExGMAC);
++ csi_tmp &= ~BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp |= BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ tp->cp_cmd = RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup |
++ Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable |
++ Macdbgo_sel);
++
++ rtl8168_eri_write(ioaddr, 0xC0, 2, 0x00000000, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xB8, 2, 0x00000000, ERIAR_ExGMAC);
++ RTL_W8(0x1B, RTL_R8(0x1B) & ~0x07);
++
++ RTL_W8(Config5, RTL_R8(Config5) | BIT_0);
++ RTL_W8(Config2, RTL_R8(Config2) | BIT_7);
++ RTL_W8(0xF1, RTL_R8(0xF1) | BIT_7);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x2FC, 1, ERIAR_ExGMAC);
++ csi_tmp &= ~(BIT_0 | BIT_1);
++ csi_tmp |= (BIT_2 | BIT_0);
++ rtl8168_eri_write(ioaddr, 0x2FC, 1, csi_tmp, ERIAR_ExGMAC);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x3F2, 2, ERIAR_ExGMAC);
++ csi_tmp &= ~(BIT_0 | BIT_1 | BIT_8 | BIT_9 | BIT_10 | BIT_11 | BIT_12 | BIT_13 | BIT_14);
++ csi_tmp |= (BIT_0 | BIT_1 | BIT_9 | BIT_10 | BIT_12 | BIT_13 | BIT_14);
++ rtl8168_eri_write(ioaddr, 0x3F2, 2, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x3F5, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_6 | BIT_7;
++ rtl8168_eri_write(ioaddr, 0x3F5, 1, csi_tmp, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2E8, 2, 0x883C, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2EA, 2, 0x8C12, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2EC, 2, 0x9003, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2E2, 2, 0x883C, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2E4, 2, 0x8C12, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2E6, 2, 0x9003, ERIAR_ExGMAC);
++
++ if (!(RTL_R8(PHYstatus) & BIT_7)) {
++ rtl8168_eri_write(ioaddr, 0x3FC, 4, 0x083C083C, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x3F8, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_0;
++ rtl8168_eri_write(ioaddr, 0x3F8, 1, csi_tmp, ERIAR_ExGMAC);
++ }
++
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(MTPS, 0x27);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(MTPS, 0x0C);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ rtl8168_set_rxbufsize(tp, dev);
++ } else if (tp->mcfg == CFG_METHOD_23) {
++ rtl8168_eri_write(ioaddr, 0xC8, 1, 0x02, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xCA, 1, 0x08, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xCC, 1, 0x2f, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xD0, 1, 0x5f, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xE8, 4, 0x00100006, ERIAR_ExGMAC);
++ set_offset70F(tp, 0x17);
++ set_offset79(tp, 0x50);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xDC, 1, ERIAR_ExGMAC);
++ csi_tmp &= ~BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp |= BIT_0;
++ rtl8168_eri_write(ioaddr, 0xDC, 1, csi_tmp, ERIAR_ExGMAC);
++
++ rtl8168_ephy_write(ioaddr, 0x00, 0x10a3);
++ rtl8168_ephy_write(ioaddr, 0x06, 0xf030);
++ rtl8168_ephy_write(ioaddr, 0x08, 0x2006);
++ rtl8168_ephy_write(ioaddr, 0x0d, 0x1666);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ tp->cp_cmd = RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup |
++ Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable |
++ Macdbgo_sel);
++
++ rtl8168_eri_write(ioaddr, 0xC0, 2, 0x00000000, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xB8, 2, 0x00000000, ERIAR_ExGMAC);
++ RTL_W8(0x1B, RTL_R8(0x1B) & ~0x07);
++
++ RTL_W8(Config5, RTL_R8(Config5) | BIT_0);
++ RTL_W8(Config2, RTL_R8(Config2) | BIT_7);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x2FC, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_2;
++ rtl8168_eri_write(ioaddr, 0x2FC, 1, csi_tmp, ERIAR_ExGMAC);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1d0, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_1;
++ rtl8168_eri_write(ioaddr, 0x1d0, 1, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x1B0, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_1 | BIT_0;
++ rtl8168_eri_write(ioaddr, 0x1B0, 1, csi_tmp, ERIAR_ExGMAC);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x3F2, 2, ERIAR_ExGMAC);
++ csi_tmp &= ~(BIT_8 | BIT_11);
++ csi_tmp |= (BIT_0 | BIT_1 | BIT_9 | BIT_10 | BIT_12 | BIT_13 | BIT_14);
++ rtl8168_eri_write(ioaddr, 0x3F2, 2, csi_tmp, ERIAR_ExGMAC);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0x3F5, 1, ERIAR_ExGMAC);
++ csi_tmp |= BIT_6 | BIT_7;
++ rtl8168_eri_write(ioaddr, 0x3F5, 1, csi_tmp, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2E8, 2, 0x883C, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2EA, 2, 0x8C12, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x2EC, 2, 0x9003, ERIAR_ExGMAC);
++
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xd4, 2, ERIAR_ExGMAC);
++ csi_tmp |= 0x1f80;
++ rtl8168_eri_write(ioaddr, 0xd4, 2, csi_tmp, ERIAR_ExGMAC);
++
++ if (dev->mtu > ETH_DATA_LEN) {
++ RTL_W8(MTPS, 0x27);
++
++ /* tx checksum offload disable */
++ dev->features &= ~NETIF_F_IP_CSUM;
++ } else {
++ RTL_W8(MTPS, 0x0C);
++
++ /* tx checksum offload enable */
++ dev->features |= NETIF_F_IP_CSUM;
++ }
++
++ rtl8168_set_rxbufsize(tp, dev);
++ } else if (tp->mcfg == CFG_METHOD_1) {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ if (dev->mtu > ETH_DATA_LEN) {
++ pci_read_config_byte(pdev, 0x69, &device_control);
++ device_control &= ~0x70;
++ device_control |= 0x28;
++ pci_write_config_byte(pdev, 0x69, device_control);
++ } else {
++ pci_read_config_byte(pdev, 0x69, &device_control);
++ device_control &= ~0x70;
++ device_control |= 0x58;
++ pci_write_config_byte(pdev, 0x69, device_control);
++ }
++ } else if (tp->mcfg == CFG_METHOD_2) {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ pci_read_config_byte(pdev, 0x69, &device_control);
++ device_control &= ~0x70;
++ device_control |= 0x28;
++ pci_write_config_byte(pdev, 0x69, device_control);
++
++ RTL_W8(Config4, RTL_R8(Config4) | (1 << 0));
++ } else {
++ pci_read_config_byte(pdev, 0x69, &device_control);
++ device_control &= ~0x70;
++ device_control |= 0x58;
++ pci_write_config_byte(pdev, 0x69, device_control);
++
++ RTL_W8(Config4, RTL_R8(Config4) & ~(1 << 0));
++ }
++ } else if (tp->mcfg == CFG_METHOD_3) {
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) &
++ ~(EnableBist | Macdbgo_oe | Force_halfdup | Force_rxflow_en | Force_txflow_en |
++ Cxpl_dbg_sel | ASF | PktCntrDisable | Macdbgo_sel));
++
++ RTL_W8(MTPS, Reserved1_data);
++ if (dev->mtu > ETH_DATA_LEN) {
++ pci_read_config_byte(pdev, 0x69, &device_control);
++ device_control &= ~0x70;
++ device_control |= 0x28;
++ pci_write_config_byte(pdev, 0x69, device_control);
++
++ RTL_W8(Config4, RTL_R8(Config4) | (1 << 0));
++ } else {
++ pci_read_config_byte(pdev, 0x69, &device_control);
++ device_control &= ~0x70;
++ device_control |= 0x58;
++ pci_write_config_byte(pdev, 0x69, device_control);
++
++ RTL_W8(Config4, RTL_R8(Config4) & ~(1 << 0));
++ }
++ } else if (tp->mcfg == CFG_METHOD_DEFAULT) {
++ tp->cp_cmd &= 0x2043;
++ RTL_W8(MTPS, 0x0C);
++
++ dev->features &= ~NETIF_F_IP_CSUM;
++ rtl8168_set_rxbufsize(tp, dev);
++ }
++
++ if ((tp->mcfg == CFG_METHOD_1) || (tp->mcfg == CFG_METHOD_2) || (tp->mcfg == CFG_METHOD_3)) {
++ /* csum offload command for RTL8168B/8111B */
++ tp->tx_tcp_csum_cmd = TxIPCS | TxTCPCS;
++ tp->tx_udp_csum_cmd = TxIPCS | TxUDPCS;
++ tp->tx_ip_csum_cmd = TxIPCS;
++ } else {
++ /* csum offload command for RTL8168C/8111C and RTL8168CP/8111CP */
++ tp->tx_tcp_csum_cmd = TxIPCS_C | TxTCPCS_C;
++ tp->tx_udp_csum_cmd = TxIPCS_C | TxUDPCS_C;
++ tp->tx_ip_csum_cmd = TxIPCS_C;
++ }
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,0,0)
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++#else
++ rtl8168_set_features(dev, dev->features);
++#endif
++
++ RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
++
++ if (tp->mcfg == CFG_METHOD_21 || tp->mcfg == CFG_METHOD_22 ||
++ tp->mcfg == CFG_METHOD_23)
++ RTL_W8(0xF2, RTL_R8(0xF2) & ~BIT_3);
++
++ if (tp->mcfg == CFG_METHOD_11 || tp->mcfg == CFG_METHOD_12)
++ rtl8168_mac_loopback_test(tp);
++
++ /* Set Rx Config register */
++ rtl8168_set_rx_mode(dev);
++
++ if (tp->rx_fifo_overflow == 0) {
++ /* Enable all known interrupts by setting the interrupt mask. */
++ RTL_W16(IntrMask, rtl8168_intr_mask);
++ netif_start_queue(dev);
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ if (!tp->pci_cfg_is_read) {
++ pci_read_config_byte(pdev, PCI_COMMAND, &tp->pci_cfg_space.cmd);
++ pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &tp->pci_cfg_space.cls);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_0, &tp->pci_cfg_space.io_base_l);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_0 + 2, &tp->pci_cfg_space.io_base_h);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_2, &tp->pci_cfg_space.mem_base_l);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_2 + 2, &tp->pci_cfg_space.mem_base_h);
++ pci_read_config_byte(pdev, PCI_INTERRUPT_LINE, &tp->pci_cfg_space.ilr);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_4, &tp->pci_cfg_space.resv_0x20_l);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_4 + 2, &tp->pci_cfg_space.resv_0x20_h);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_5, &tp->pci_cfg_space.resv_0x24_l);
++ pci_read_config_word(pdev, PCI_BASE_ADDRESS_5 + 2, &tp->pci_cfg_space.resv_0x24_h);
++
++ tp->pci_cfg_is_read = 1;
++ }
++
++ rtl8168_dsm(dev, DSM_MAC_INIT);
++
++ options1 = RTL_R8(Config3);
++ options2 = RTL_R8(Config5);
++ csi_tmp = rtl8168_eri_read(ioaddr, 0xDE, 4, ERIAR_ExGMAC);
++
++ switch (tp->mcfg) {
++ case CFG_METHOD_16:
++ case CFG_METHOD_17:
++ case CFG_METHOD_18:
++ case CFG_METHOD_19:
++ case CFG_METHOD_20:
++ case CFG_METHOD_21:
++ case CFG_METHOD_22:
++ case CFG_METHOD_23:
++ if ((options1 & LinkUp) || (csi_tmp & BIT_0) || (options2 & UWF) || (options2 & BWF) || (options2 & MWF))
++ tp->wol_enabled = WOL_ENABLED;
++ else
++ tp->wol_enabled = WOL_DISABLED;
++ break;
++ case CFG_METHOD_DEFAULT:
++ tp->wol_enabled = WOL_DISABLED;
++ break;
++ default:
++ if ((options1 & LinkUp) || (options1 & MagicPacket) || (options2 & UWF) || (options2 & BWF) || (options2 & MWF))
++ tp->wol_enabled = WOL_ENABLED;
++ else
++ tp->wol_enabled = WOL_DISABLED;
++ break;
++ }
++
++ udelay(10);
++}
++
++
++static int
++rtl8168_change_mtu(struct net_device *dev,
++ int new_mtu)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ int max_mtu;
++ int ret = 0;
++
++ if (tp->mcfg == CFG_METHOD_DEFAULT)
++ max_mtu = ETH_DATA_LEN;
++ else
++ max_mtu = tp->max_jumbo_frame_size - ETH_HLEN - 8;
++
++ if (new_mtu < ETH_ZLEN)
++ return -EINVAL;
++ else if (new_mtu > max_mtu)
++ new_mtu = max_mtu;
++
++ if (!netif_running(dev))
++ goto out;
++
++ rtl8168_down(dev);
++
++ dev->mtu = new_mtu;
++
++ rtl8168_set_rxbufsize(tp, dev);
++
++ ret = rtl8168_init_ring(dev);
++
++ if (ret < 0)
++ goto out;
++
++#ifdef CONFIG_R8168_NAPI
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ RTL_NAPI_ENABLE(dev, &tp->napi);
++#endif
++#endif//CONFIG_R8168_NAPI
++
++ rtl8168_hw_start(dev);
++ rtl8168_set_speed(dev, AUTONEG_ENABLE, SPEED_1000, AUTONEG_ENABLE);
++
++out:
++ return ret;
++}
++
++static inline void
++rtl8168_make_unusable_by_asic(struct RxDesc *desc)
++{
++ desc->addr = 0x0badbadbadbadbadull;
++ desc->opts1 &= ~cpu_to_le32(DescOwn | RsvdMask);
++}
++
++static void
++rtl8168_free_rx_skb(struct rtl8168_private *tp,
++ struct sk_buff **sk_buff,
++ struct RxDesc *desc)
++{
++ struct pci_dev *pdev = tp->pci_dev;
++
++ pci_unmap_single(pdev, le64_to_cpu(desc->addr), tp->rx_buf_sz,
++ PCI_DMA_FROMDEVICE);
++ dev_kfree_skb(*sk_buff);
++ *sk_buff = NULL;
++ rtl8168_make_unusable_by_asic(desc);
++}
++
++static inline void
++rtl8168_mark_to_asic(struct RxDesc *desc,
++ u32 rx_buf_sz)
++{
++ u32 eor = le32_to_cpu(desc->opts1) & RingEnd;
++
++ desc->opts1 = cpu_to_le32(DescOwn | eor | rx_buf_sz);
++}
++
++static inline void
++rtl8168_map_to_asic(struct RxDesc *desc,
++ dma_addr_t mapping,
++ u32 rx_buf_sz)
++{
++ desc->addr = cpu_to_le64(mapping);
++ wmb();
++ rtl8168_mark_to_asic(desc, rx_buf_sz);
++}
++
++static int
++rtl8168_alloc_rx_skb(struct pci_dev *pdev,
++ struct sk_buff **sk_buff,
++ struct RxDesc *desc,
++ int rx_buf_sz)
++{
++ struct sk_buff *skb;
++ dma_addr_t mapping;
++ int ret = 0;
++
++ skb = dev_alloc_skb(rx_buf_sz + RTK_RX_ALIGN);
++ if (!skb)
++ goto err_out;
++
++ skb_reserve(skb, RTK_RX_ALIGN);
++ *sk_buff = skb;
++
++ mapping = pci_map_single(pdev, skb->data, rx_buf_sz,
++ PCI_DMA_FROMDEVICE);
++
++ rtl8168_map_to_asic(desc, mapping, rx_buf_sz);
++
++out:
++ return ret;
++
++err_out:
++ ret = -ENOMEM;
++ rtl8168_make_unusable_by_asic(desc);
++ goto out;
++}
++
++static void
++rtl8168_rx_clear(struct rtl8168_private *tp)
++{
++ int i;
++
++ for (i = 0; i < NUM_RX_DESC; i++) {
++ if (tp->Rx_skbuff[i])
++ rtl8168_free_rx_skb(tp, tp->Rx_skbuff + i,
++ tp->RxDescArray + i);
++ }
++}
++
++static u32
++rtl8168_rx_fill(struct rtl8168_private *tp,
++ struct net_device *dev,
++ u32 start,
++ u32 end)
++{
++ u32 cur;
++
++ for (cur = start; end - cur > 0; cur++) {
++ int ret, i = cur % NUM_RX_DESC;
++
++ if (tp->Rx_skbuff[i])
++ continue;
++
++ ret = rtl8168_alloc_rx_skb(tp->pci_dev, tp->Rx_skbuff + i,
++ tp->RxDescArray + i, tp->rx_buf_sz);
++ if (ret < 0)
++ break;
++ }
++ return cur - start;
++}
++
++static inline void
++rtl8168_mark_as_last_descriptor(struct RxDesc *desc)
++{
++ desc->opts1 |= cpu_to_le32(RingEnd);
++}
++
++void rtl8168_init_ring_indexes(struct rtl8168_private *tp)
++{
++ tp->dirty_tx = 0;
++ tp->dirty_rx = 0;
++ tp->cur_tx = 0;
++ tp->cur_rx = 0;
++}
++
++static void
++rtl8168_desc_addr_fill(struct rtl8168_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (!tp->TxPhyAddr || !tp->RxPhyAddr)
++ return;
++
++ RTL_W32(TxDescStartAddrLow, ((u64) tp->TxPhyAddr & DMA_BIT_MASK(32)));
++ RTL_W32(TxDescStartAddrHigh, ((u64) tp->TxPhyAddr >> 32));
++ RTL_W32(RxDescAddrLow, ((u64) tp->RxPhyAddr & DMA_BIT_MASK(32)));
++ RTL_W32(RxDescAddrHigh, ((u64) tp->RxPhyAddr >> 32));
++}
++
++static void
++rtl8168_tx_desc_init(struct rtl8168_private *tp)
++{
++ int i = 0;
++
++ memset(tp->TxDescArray, 0x0, NUM_TX_DESC * sizeof(struct TxDesc));
++
++ for (i = 0; i < NUM_TX_DESC; i++) {
++ if (i == (NUM_TX_DESC - 1))
++ tp->TxDescArray[i].opts1 = cpu_to_le32(RingEnd);
++ }
++}
++
++static void
++rtl8168_rx_desc_offset0_init(struct rtl8168_private *tp, int own)
++{
++ int i = 0;
++ int ownbit = 0;
++
++ if (own)
++ ownbit = DescOwn;
++
++ for (i = 0; i < NUM_RX_DESC; i++) {
++ if (i == (NUM_RX_DESC - 1))
++ tp->RxDescArray[i].opts1 = cpu_to_le32((ownbit | RingEnd) | (unsigned long)tp->rx_buf_sz);
++ else
++ tp->RxDescArray[i].opts1 = cpu_to_le32(ownbit | (unsigned long)tp->rx_buf_sz);
++ }
++}
++
++static void
++rtl8168_rx_desc_init(struct rtl8168_private *tp)
++{
++ memset(tp->RxDescArray, 0x0, NUM_RX_DESC * sizeof(struct RxDesc));
++}
++
++static int
++rtl8168_init_ring(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ rtl8168_init_ring_indexes(tp);
++
++ memset(tp->tx_skb, 0x0, NUM_TX_DESC * sizeof(struct ring_info));
++ memset(tp->Rx_skbuff, 0x0, NUM_RX_DESC * sizeof(struct sk_buff *));
++
++ rtl8168_tx_desc_init(tp);
++ rtl8168_rx_desc_init(tp);
++
++ if (rtl8168_rx_fill(tp, dev, 0, NUM_RX_DESC) != NUM_RX_DESC)
++ goto err_out;
++
++ rtl8168_mark_as_last_descriptor(tp->RxDescArray + NUM_RX_DESC - 1);
++
++ return 0;
++
++err_out:
++ rtl8168_rx_clear(tp);
++ return -ENOMEM;
++}
++
++static void
++rtl8168_unmap_tx_skb(struct pci_dev *pdev,
++ struct ring_info *tx_skb,
++ struct TxDesc *desc)
++{
++ unsigned int len = tx_skb->len;
++
++ pci_unmap_single(pdev, le64_to_cpu(desc->addr), len, PCI_DMA_TODEVICE);
++ desc->opts1 = 0x00;
++ desc->opts2 = 0x00;
++ desc->addr = 0x00;
++ tx_skb->len = 0;
++}
++
++static void
++rtl8168_tx_clear(struct rtl8168_private *tp)
++{
++ unsigned int i;
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,22)
++ struct net_device *dev = tp->dev;
++#endif
++
++ for (i = tp->dirty_tx; i < tp->dirty_tx + NUM_TX_DESC; i++) {
++ unsigned int entry = i % NUM_TX_DESC;
++ struct ring_info *tx_skb = tp->tx_skb + entry;
++ unsigned int len = tx_skb->len;
++
++ if (len) {
++ struct sk_buff *skb = tx_skb->skb;
++
++ rtl8168_unmap_tx_skb(tp->pci_dev, tx_skb,
++ tp->TxDescArray + entry);
++ if (skb) {
++ dev_kfree_skb(skb);
++ tx_skb->skb = NULL;
++ }
++ RTLDEV->stats.tx_dropped++;
++ }
++ }
++ tp->cur_tx = tp->dirty_tx = 0;
++}
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,20)
++static void rtl8168_schedule_work(struct net_device *dev, void (*task)(void *))
++{
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ PREPARE_WORK(&tp->task, task, dev);
++ schedule_delayed_work(&tp->task, 4);
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++}
++#else
++static void rtl8168_schedule_work(struct net_device *dev, work_func_t task)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ PREPARE_DELAYED_WORK(&tp->task, task);
++ schedule_delayed_work(&tp->task, 4);
++}
++#endif
++
++static void
++rtl8168_wait_for_quiescence(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ synchronize_irq(dev->irq);
++
++ /* Wait for any pending NAPI task to complete */
++#ifdef CONFIG_R8168_NAPI
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ RTL_NAPI_DISABLE(dev, &tp->napi);
++#endif
++#endif//CONFIG_R8168_NAPI
++
++ rtl8168_irq_mask_and_ack(ioaddr);
++
++#ifdef CONFIG_R8168_NAPI
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ RTL_NAPI_ENABLE(dev, &tp->napi);
++#endif
++#endif//CONFIG_R8168_NAPI
++}
++
++#if 0
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,20)
++static void rtl8168_reinit_task(void *_data)
++#else
++static void rtl8168_reinit_task(struct work_struct *work)
++#endif
++{
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,20)
++ struct net_device *dev = _data;
++#else
++ struct rtl8168_private *tp =
++ container_of(work, struct rtl8168_private, task.work);
++ struct net_device *dev = tp->dev;
++#endif
++ int ret;
++
++ if (netif_running(dev)) {
++ rtl8168_wait_for_quiescence(dev);
++ rtl8168_close(dev);
++ }
++
++ ret = rtl8168_open(dev);
++ if (unlikely(ret < 0)) {
++ if (net_ratelimit()) {
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ if (netif_msg_drv(tp)) {
++ printk(PFX KERN_ERR
++ "%s: reinit failure (status = %d)."
++ " Rescheduling.\n", dev->name, ret);
++ }
++ }
++ rtl8168_schedule_work(dev, rtl8168_reinit_task);
++ }
++}
++#endif
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,20)
++static void rtl8168_reset_task(void *_data)
++{
++ struct net_device *dev = _data;
++ struct rtl8168_private *tp = netdev_priv(dev);
++#else
++static void rtl8168_reset_task(struct work_struct *work)
++{
++ struct rtl8168_private *tp =
++ container_of(work, struct rtl8168_private, task.work);
++ struct net_device *dev = tp->dev;
++#endif
++
++ if (!netif_running(dev))
++ return;
++
++ rtl8168_wait_for_quiescence(dev);
++
++ rtl8168_rx_interrupt(dev, tp, tp->mmio_addr, ~(u32)0);
++ rtl8168_tx_clear(tp);
++
++ if (tp->dirty_rx == tp->cur_rx) {
++ rtl8168_init_ring_indexes(tp);
++ rtl8168_hw_start(dev);
++ netif_wake_queue(dev);
++ } else {
++ if (net_ratelimit()) {
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ if (netif_msg_intr(tp)) {
++ printk(PFX KERN_EMERG
++ "%s: Rx buffers shortage\n", dev->name);
++ }
++ }
++ rtl8168_schedule_work(dev, rtl8168_reset_task);
++ }
++}
++
++static void
++rtl8168_tx_timeout(struct net_device *dev)
++{
++ rtl8168_hw_reset(dev);
++
++ /* Let's wait a bit while any (async) irq lands on */
++ rtl8168_schedule_work(dev, rtl8168_reset_task);
++}
++
++static int
++rtl8168_xmit_frags(struct rtl8168_private *tp,
++ struct sk_buff *skb,
++ u32 opts1)
++{
++ struct skb_shared_info *info = skb_shinfo(skb);
++ unsigned int cur_frag, entry;
++ struct TxDesc *txd = NULL;
++
++ entry = tp->cur_tx;
++ for (cur_frag = 0; cur_frag < info->nr_frags; cur_frag++) {
++ skb_frag_t *frag = info->frags + cur_frag;
++ dma_addr_t mapping;
++ u32 status, len;
++ void *addr;
++
++ entry = (entry + 1) % NUM_TX_DESC;
++
++ txd = tp->TxDescArray + entry;
++#if LINUX_VERSION_CODE < KERNEL_VERSION(3,2,0)
++ len = frag->size;
++ addr = ((void *) page_address(frag->page)) + frag->page_offset;
++#else
++ len = skb_frag_size(frag);
++ addr = skb_frag_address(frag);
++#endif
++ mapping = pci_map_single(tp->pci_dev, addr, len, PCI_DMA_TODEVICE);
++
++ /* anti gcc 2.95.3 bugware (sic) */
++ status = opts1 | len | (RingEnd * !((entry + 1) % NUM_TX_DESC));
++
++ txd->opts1 = cpu_to_le32(status);
++ txd->addr = cpu_to_le64(mapping);
++
++ tp->tx_skb[entry].len = len;
++ }
++
++ if (cur_frag) {
++ tp->tx_skb[entry].skb = skb;
++ txd->opts1 |= cpu_to_le32(LastFrag);
++ }
++
++ return cur_frag;
++}
++
++static inline u32
++rtl8168_tso(struct sk_buff *skb,
++ struct net_device *dev)
++{
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ if (dev->features & NETIF_F_TSO) {
++ u32 mss = skb_shinfo(skb)->gso_size;
++
++ if (mss)
++ return LargeSend | ((mss & MSSMask) << MSSShift);
++ }
++#endif //LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++
++ return 0;
++}
++
++static inline u32
++rtl8168_tx_csum(struct sk_buff *skb,
++ struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++ const struct iphdr *ip = skb->nh.iph;
++#else
++ const struct iphdr *ip = ip_hdr(skb);
++#endif
++
++ if (skb->ip_summed == CHECKSUM_PARTIAL) {
++ if (ip->protocol == IPPROTO_TCP)
++ return tp->tx_tcp_csum_cmd;
++ else if (ip->protocol == IPPROTO_UDP)
++ return tp->tx_udp_csum_cmd;
++ else if (ip->protocol == IPPROTO_IP)
++ return tp->tx_ip_csum_cmd;
++
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ WARN_ON(1); /* we need a WARN() */
++#endif
++ }
++
++ return 0;
++}
++
++static int
++rtl8168_start_xmit(struct sk_buff *skb,
++ struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ unsigned int frags, entry = tp->cur_tx % NUM_TX_DESC;
++ struct TxDesc *txd = tp->TxDescArray + entry;
++ void __iomem *ioaddr = tp->mmio_addr;
++ dma_addr_t mapping;
++ u32 status1, status2, len;
++ u32 opts1 = 0;
++ u32 opts2 = 0;
++ int ret = NETDEV_TX_OK;
++
++ //Work around for rx fifo overflow
++ if (tp->rx_fifo_overflow == 1)
++ goto err_stop;
++
++ if (unlikely(TX_BUFFS_AVAIL(tp) < skb_shinfo(skb)->nr_frags)) {
++ if (netif_msg_drv(tp)) {
++ printk(KERN_ERR
++ "%s: BUG! Tx Ring full when queue awake!\n",
++ dev->name);
++ }
++ goto err_stop;
++ }
++
++ if (unlikely(le32_to_cpu(txd->opts1) & DescOwn))
++ goto err_stop;
++
++ opts1 = DescOwn | rtl8168_tso(skb, dev);
++
++ if (dev->features & NETIF_F_IP_CSUM) {
++ if ((tp->mcfg == CFG_METHOD_1) || (tp->mcfg == CFG_METHOD_2) || (tp->mcfg == CFG_METHOD_3))
++ opts1 |= rtl8168_tx_csum(skb, dev);
++ else
++ opts2 = rtl8168_tx_csum(skb, dev);
++ }
++
++ frags = rtl8168_xmit_frags(tp, skb, opts1);
++ if (frags) {
++ len = skb_headlen(skb);
++ opts1 |= FirstFrag;
++ } else {
++ len = skb->len;
++ opts1 |= FirstFrag | LastFrag;
++ tp->tx_skb[entry].skb = skb;
++ }
++
++ if ((tp->mcfg == CFG_METHOD_16|| tp->mcfg == CFG_METHOD_17)&& len < 60) {
++ if (opts2 & 0xE0000000) {
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,19) && LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,0)
++ skb_checksum_help(skb, 0);
++#else
++ skb_checksum_help(skb);
++#endif
++ opts2 &= ~0xE0000000;
++ }
++ len = 60;
++ }
++
++ mapping = pci_map_single(tp->pci_dev, skb->data, len, PCI_DMA_TODEVICE);
++
++ tp->tx_skb[entry].len = len;
++ txd->addr = cpu_to_le64(mapping);
++ txd->opts2 = cpu_to_le32(rtl8168_tx_vlan_tag(tp, skb));
++
++ wmb();
++
++ /* anti gcc 2.95.3 bugware (sic) */
++ status1 = opts1 | len | (RingEnd * !((entry + 1) % NUM_TX_DESC));
++ status2 = opts2;
++ txd->opts1 = cpu_to_le32(status1);
++ txd->opts2 |= cpu_to_le32(status2);
++
++ dev->trans_start = jiffies;
++
++ tp->cur_tx += frags + 1;
++
++ smp_wmb();
++
++ RTL_W8(TxPoll, NPQ); /* set polling bit */
++
++ if (TX_BUFFS_AVAIL(tp) < MAX_SKB_FRAGS) {
++ netif_stop_queue(dev);
++ smp_rmb();
++ if (TX_BUFFS_AVAIL(tp) >= MAX_SKB_FRAGS)
++ netif_wake_queue(dev);
++ }
++
++out:
++ return ret;
++err_stop:
++ netif_stop_queue(dev);
++ ret = NETDEV_TX_BUSY;
++ RTLDEV->stats.tx_dropped++;
++ goto out;
++}
++
++static void
++rtl8168_pcierr_interrupt(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct pci_dev *pdev = tp->pci_dev;
++ u16 pci_status, pci_cmd;
++
++ pci_read_config_word(pdev, PCI_COMMAND, &pci_cmd);
++ pci_read_config_word(pdev, PCI_STATUS, &pci_status);
++
++ if (netif_msg_intr(tp)) {
++ printk(KERN_ERR
++ "%s: PCI error (cmd = 0x%04x, status = 0x%04x).\n",
++ dev->name, pci_cmd, pci_status);
++ }
++
++ /*
++ * The recovery sequence below admits a very elaborated explanation:
++ * - it seems to work;
++ * - I did not see what else could be done.
++ *
++ * Feel free to adjust to your needs.
++ */
++ pci_write_config_word(pdev, PCI_COMMAND,
++ pci_cmd | PCI_COMMAND_SERR | PCI_COMMAND_PARITY);
++
++ pci_write_config_word(pdev, PCI_STATUS,
++ pci_status & (PCI_STATUS_DETECTED_PARITY |
++ PCI_STATUS_SIG_SYSTEM_ERROR | PCI_STATUS_REC_MASTER_ABORT |
++ PCI_STATUS_REC_TARGET_ABORT | PCI_STATUS_SIG_TARGET_ABORT));
++
++ rtl8168_hw_reset(dev);
++}
++
++static void
++rtl8168_tx_interrupt(struct net_device *dev,
++ struct rtl8168_private *tp,
++ void __iomem *ioaddr)
++{
++ unsigned int dirty_tx, tx_left;
++
++ assert(dev != NULL);
++ assert(tp != NULL);
++ assert(ioaddr != NULL);
++
++ dirty_tx = tp->dirty_tx;
++ smp_rmb();
++ tx_left = tp->cur_tx - dirty_tx;
++
++ while (tx_left > 0) {
++ unsigned int entry = dirty_tx % NUM_TX_DESC;
++ struct ring_info *tx_skb = tp->tx_skb + entry;
++ u32 len = tx_skb->len;
++ u32 status;
++
++ rmb();
++ status = le32_to_cpu(tp->TxDescArray[entry].opts1);
++ if (status & DescOwn)
++ break;
++
++ RTLDEV->stats.tx_bytes += len;
++ RTLDEV->stats.tx_packets++;
++
++ rtl8168_unmap_tx_skb(tp->pci_dev,
++ tx_skb,
++ tp->TxDescArray + entry);
++
++ if (status & LastFrag) {
++ dev_kfree_skb_irq(tx_skb->skb);
++ tx_skb->skb = NULL;
++ }
++ dirty_tx++;
++ tx_left--;
++ }
++
++ if (tp->dirty_tx != dirty_tx) {
++ tp->dirty_tx = dirty_tx;
++ smp_wmb();
++ if (netif_queue_stopped(dev) &&
++ (TX_BUFFS_AVAIL(tp) >= MAX_SKB_FRAGS)) {
++ netif_wake_queue(dev);
++ }
++ smp_rmb();
++ if (tp->cur_tx != dirty_tx)
++ RTL_W8(TxPoll, NPQ);
++ }
++}
++
++static inline int
++rtl8168_fragmented_frame(u32 status)
++{
++ return (status & (FirstFrag | LastFrag)) != (FirstFrag | LastFrag);
++}
++
++static inline void
++rtl8168_rx_csum(struct rtl8168_private *tp,
++ struct sk_buff *skb,
++ struct RxDesc *desc)
++{
++ u32 opts1 = le32_to_cpu(desc->opts1);
++ u32 opts2 = le32_to_cpu(desc->opts2);
++ u32 status = opts1 & RxProtoMask;
++
++ if ((tp->mcfg == CFG_METHOD_1) ||
++ (tp->mcfg == CFG_METHOD_2) ||
++ (tp->mcfg == CFG_METHOD_3)) {
++ /* rx csum offload for RTL8168B/8111B */
++ if (((status == RxProtoTCP) && !(opts1 & RxTCPF)) ||
++ ((status == RxProtoUDP) && !(opts1 & RxUDPF)) ||
++ ((status == RxProtoIP) && !(opts1 & RxIPF)))
++ skb->ip_summed = CHECKSUM_UNNECESSARY;
++ else
++ skb->ip_summed = CHECKSUM_NONE;
++ } else {
++ /* rx csum offload for RTL8168C/8111C and RTL8168CP/8111CP */
++ if (((status == RxTCPT) && !(opts1 & RxTCPF)) ||
++ ((status == RxUDPT) && !(opts1 & RxUDPF)) ||
++ ((status == 0) && (opts2 & RxV4F) && !(opts1 & RxIPF)))
++ skb->ip_summed = CHECKSUM_UNNECESSARY;
++ else
++ skb->ip_summed = CHECKSUM_NONE;
++ }
++}
++
++static inline int
++rtl8168_try_rx_copy(struct sk_buff **sk_buff,
++ int pkt_size,
++ struct RxDesc *desc,
++ int rx_buf_sz)
++{
++ int ret = -1;
++
++ if (pkt_size < rx_copybreak) {
++ struct sk_buff *skb;
++
++ skb = dev_alloc_skb(pkt_size + NET_IP_ALIGN);
++ if (skb) {
++ skb_reserve(skb, NET_IP_ALIGN);
++ eth_copy_and_sum(skb, sk_buff[0]->data, pkt_size, 0);
++ *sk_buff = skb;
++ rtl8168_mark_to_asic(desc, rx_buf_sz);
++ ret = 0;
++ }
++ }
++ return ret;
++}
++
++static int
++rtl8168_rx_interrupt(struct net_device *dev,
++ struct rtl8168_private *tp,
++ void __iomem *ioaddr, u32 budget)
++{
++ unsigned int cur_rx, rx_left;
++ unsigned int delta, count = 0;
++ u32 rx_quota = RTL_RX_QUOTA(dev, budget);
++
++ assert(dev != NULL);
++ assert(tp != NULL);
++ assert(ioaddr != NULL);
++
++ cur_rx = tp->cur_rx;
++ rx_left = NUM_RX_DESC + tp->dirty_rx - cur_rx;
++ rx_left = rtl8168_rx_quota(rx_left, (u32) rx_quota);
++
++ if ((tp->RxDescArray == NULL) || (tp->Rx_skbuff == NULL))
++ goto rx_out;
++
++ for (; rx_left > 0; rx_left--, cur_rx++) {
++ unsigned int entry = cur_rx % NUM_RX_DESC;
++ struct RxDesc *desc = tp->RxDescArray + entry;
++ u32 status;
++
++ rmb();
++ status = le32_to_cpu(desc->opts1);
++
++ if (status & DescOwn)
++ break;
++ if (unlikely(status & RxRES)) {
++ if (netif_msg_rx_err(tp)) {
++ printk(KERN_INFO
++ "%s: Rx ERROR. status = %08x\n",
++ dev->name, status);
++ }
++
++ RTLDEV->stats.rx_errors++;
++
++ if (status & (RxRWT | RxRUNT))
++ RTLDEV->stats.rx_length_errors++;
++ if (status & RxCRC)
++ RTLDEV->stats.rx_crc_errors++;
++ rtl8168_mark_to_asic(desc, tp->rx_buf_sz);
++ } else {
++ struct sk_buff *skb = tp->Rx_skbuff[entry];
++ int pkt_size = (status & 0x00003FFF) - 4;
++ void (*pci_action)(struct pci_dev *, dma_addr_t,
++ size_t, int) = pci_dma_sync_single_for_device;
++
++ /*
++ * The driver does not support incoming fragmented
++ * frames. They are seen as a symptom of over-mtu
++ * sized frames.
++ */
++ if (unlikely(rtl8168_fragmented_frame(status))) {
++ RTLDEV->stats.rx_dropped++;
++ RTLDEV->stats.rx_length_errors++;
++ rtl8168_mark_to_asic(desc, tp->rx_buf_sz);
++ continue;
++ }
++
++ if (tp->cp_cmd & RxChkSum)
++ rtl8168_rx_csum(tp, skb, desc);
++
++ pci_dma_sync_single_for_cpu(tp->pci_dev,
++ le64_to_cpu(desc->addr), tp->rx_buf_sz,
++ PCI_DMA_FROMDEVICE);
++
++ if (rtl8168_try_rx_copy(&skb, pkt_size, desc,
++ tp->rx_buf_sz)) {
++ pci_action = pci_unmap_single;
++ tp->Rx_skbuff[entry] = NULL;
++ }
++
++ pci_action(tp->pci_dev, le64_to_cpu(desc->addr),
++ tp->rx_buf_sz, PCI_DMA_FROMDEVICE);
++
++ skb->dev = dev;
++ skb_put(skb, pkt_size);
++ skb->protocol = eth_type_trans(skb, dev);
++
++ if (rtl8168_rx_vlan_skb(tp, desc, skb) < 0)
++ rtl8168_rx_skb(skb);
++
++ dev->last_rx = jiffies;
++ RTLDEV->stats.rx_bytes += pkt_size;
++ RTLDEV->stats.rx_packets++;
++ }
++ }
++
++ count = cur_rx - tp->cur_rx;
++ tp->cur_rx = cur_rx;
++
++ delta = rtl8168_rx_fill(tp, dev, tp->dirty_rx, tp->cur_rx);
++ if (!delta && count && netif_msg_intr(tp))
++ printk(KERN_INFO "%s: no Rx buffer allocated\n", dev->name);
++ tp->dirty_rx += delta;
++
++ /*
++ * FIXME: until there is periodic timer to try and refill the ring,
++ * a temporary shortage may definitely kill the Rx process.
++ * - disable the asic to try and avoid an overflow and kick it again
++ * after refill ?
++ * - how do others driver handle this condition (Uh oh...).
++ */
++ if ((tp->dirty_rx + NUM_RX_DESC == tp->cur_rx) && netif_msg_intr(tp))
++ printk(KERN_EMERG "%s: Rx buffers exhausted\n", dev->name);
++
++rx_out:
++ return count;
++}
++
++/*
++ *The interrupt handler does all of the Rx thread work and cleans up after
++ *the Tx thread.
++ */
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,19)
++static irqreturn_t rtl8168_interrupt(int irq, void *dev_instance, struct pt_regs *regs)
++#else
++static irqreturn_t rtl8168_interrupt(int irq, void *dev_instance)
++#endif
++{
++ struct net_device *dev = (struct net_device *) dev_instance;
++ struct rtl8168_private *tp = netdev_priv(dev);
++ int boguscnt = max_interrupt_work;
++ void __iomem *ioaddr = tp->mmio_addr;
++ int status;
++ int handled = 0;
++
++
++ RTL_W16(IntrMask, 0x0000);
++
++ do {
++ status = RTL_R16(IntrStatus);
++
++ /* hotplug/major error/no more work/shared irq */
++ if ((status == 0xFFFF) || !status)
++ break;
++
++ handled = 1;
++
++ status &= (tp->intr_mask | TxDescUnavail);
++ RTL_W16(IntrStatus, status);
++
++ if (unlikely(!netif_running(dev))) {
++ netif_stop_queue(dev);
++ rtl8168_nic_reset(dev);
++ return IRQ_RETVAL(handled);
++ }
++
++ if (!(status & rtl8168_intr_mask))
++ break;
++
++ //Work around for rx fifo overflow
++ if (unlikely(status & RxFIFOOver))
++ if (tp->mcfg == CFG_METHOD_1) {
++ tp->rx_fifo_overflow = 1;
++ netif_stop_queue(dev);
++ udelay(300);
++ rtl8168_rx_clear(tp);
++ rtl8168_init_ring(dev);
++ rtl8168_hw_start(dev);
++ RTL_W16(IntrStatus, RxFIFOOver);
++ netif_wake_queue(dev);
++ tp->rx_fifo_overflow = 0;
++ }
++
++ if (unlikely(status & SYSErr)) {
++ rtl8168_pcierr_interrupt(dev);
++ break;
++ }
++
++ if (status & LinkChg)
++ rtl8168_check_link_status(dev, tp, ioaddr);
++
++#ifdef CONFIG_R8168_NAPI
++ if (status & rtl8168_napi_event) {
++ tp->intr_mask = rtl8168_intr_mask & ~rtl8168_napi_event;
++ RTL_W16(IntrMask, rtl8168_intr_mask & tp->intr_mask);
++
++ if (likely(RTL_NETIF_RX_SCHEDULE_PREP(dev, &tp->napi)))
++ __RTL_NETIF_RX_SCHEDULE(dev, &tp->napi);
++ else if (netif_msg_intr(tp))
++ printk(KERN_INFO "%s: interrupt %04x in poll\n",
++ dev->name, status);
++ }
++
++#else
++ /* Rx interrupt */
++ if (status & (RxOK | RxDescUnavail | RxFIFOOver))
++ rtl8168_rx_interrupt(dev, tp, tp->mmio_addr, ~(u32)0);
++
++ /* Tx interrupt */
++ if (status & (TxOK | TxErr))
++ rtl8168_tx_interrupt(dev, tp, ioaddr);
++#endif
++
++ boguscnt--;
++ } while (boguscnt > 0);
++
++ if (boguscnt <= 0) {
++ if (netif_msg_intr(tp) && net_ratelimit() )
++ printk(KERN_WARNING
++ "%s: Too much work at interrupt!\n", dev->name);
++
++ /* Clear all interrupt sources. */
++ RTL_W16(IntrStatus, 0xffff);
++ }
++
++ RTL_W16(IntrMask, tp->intr_mask);
++
++ return IRQ_RETVAL(handled);
++}
++
++#ifdef CONFIG_R8168_NAPI
++static int rtl8168_poll(napi_ptr napi, napi_budget budget)
++{
++ struct rtl8168_private *tp = RTL_GET_PRIV(napi, struct rtl8168_private);
++ void __iomem *ioaddr = tp->mmio_addr;
++ RTL_GET_NETDEV(tp)
++ unsigned int work_to_do = RTL_NAPI_QUOTA(budget, dev);
++ unsigned int work_done;
++
++ work_done = rtl8168_rx_interrupt(dev, tp, ioaddr, (u32) budget);
++ rtl8168_tx_interrupt(dev, tp, ioaddr);
++
++ RTL_NAPI_QUOTA_UPDATE(dev, work_done, budget);
++
++ if (work_done < work_to_do) {
++ RTL_NETIF_RX_COMPLETE(dev, napi);
++ tp->intr_mask = rtl8168_intr_mask;
++ /*
++ * 20040426: the barrier is not strictly required but the
++ * behavior of the irq handler could be less predictable
++ * without it. Btw, the lack of flush for the posted pci
++ * write is safe - FR
++ */
++ smp_wmb();
++ RTL_W16(IntrMask, rtl8168_intr_mask);
++ }
++
++ return RTL_NAPI_RETURN_VALUE;
++}
++#endif//CONFIG_R8168_NAPI
++
++static void rtl8168_sleep_rx_enable(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if ((tp->mcfg == CFG_METHOD_1) || (tp->mcfg == CFG_METHOD_2)) {
++ RTL_W8(ChipCmd, CmdReset);
++ rtl8168_rx_desc_offset0_init(tp, 0);
++ RTL_W8(ChipCmd, CmdRxEnb);
++ } else if (tp->mcfg == CFG_METHOD_14 || tp->mcfg == CFG_METHOD_15) {
++ rtl8168_ephy_write(ioaddr, 0x19, 0xFF64);
++ RTL_W32(RxConfig, RTL_R32(RxConfig) | AcceptBroadcast | AcceptMulticast | AcceptMyPhys);
++ } else if (tp->mcfg == CFG_METHOD_18 || tp->mcfg == CFG_METHOD_19) {
++ if (RTL_R8(0x8c) & BIT_28) {
++ unsigned long flags;
++ u32 gphy_val;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, 0x1F, 0x0000);
++ mdio_write(tp, 0x04, 0x0061);
++ mdio_write(tp, 0x09, 0x0000);
++ mdio_write(tp, 0x00, 0x9200);
++ mdio_write(tp, 0x1F, 0x0005);
++ mdio_write(tp, 0x05, 0x8B80);
++ gphy_val = mdio_read(tp, 0x06);
++ gphy_val &= ~BIT_7;
++ mdio_write(tp, 0x06, gphy_val);
++ mdelay(1);
++ mdio_write(tp, 0x1F, 0x0007);
++ mdio_write(tp, 0x1E, 0x002C);
++ gphy_val = mdio_read(tp, 0x16);
++ gphy_val &= ~BIT_10;
++ mdio_write(tp, 0x16, gphy_val);
++ mdio_write(tp, 0x1F, 0x0000);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ }
++ }
++}
++
++static void rtl8168_down(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ int count;
++
++ rtl8168_dsm(dev, DSM_IF_DOWN);
++
++ netif_stop_queue(dev);
++
++ rtl8168_delete_esd_timer(dev, &tp->esd_timer);
++ rtl8168_delete_link_timer(dev, &tp->link_timer);
++
++#ifdef CONFIG_R8168_NAPI
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,23)
++ napi_disable(&tp->napi);
++#endif
++#endif
++
++ for (count = 0; count < 100; count++) {
++ spin_lock_irq(&tp->lock);
++
++ rtl8168_hw_reset(dev);
++
++ rtl8168_sleep_rx_enable(dev);
++
++ spin_unlock_irq(&tp->lock);
++
++ synchronize_irq(dev->irq);
++
++#ifdef CONFIG_R8169_NAPI
++#if (LINUX_VERSION_CODE <= KERNEL_VERSION(2,6,23)) && (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0))
++ if (count == 0)
++ netif_poll_disable(dev);
++#endif
++#endif
++
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,11)
++ /* Give a racing hard_start_xmit a few cycles to complete. */
++ synchronize_sched(); /* FIXME: should this be synchronize_irq()? */
++#endif
++
++ /*
++ * And now for the 50k$ question: are IRQ disabled or not ?
++ *
++ * Two paths lead here:
++ * 1) dev->close
++ * -> netif_running() is available to sync the current code and the
++ * IRQ handler. See rtl8168_interrupt for details.
++ * 2) dev->change_mtu
++ * -> rtl8168_poll can not be issued again and re-enable the
++ * interruptions. Let's simply issue the IRQ down sequence again.
++ */
++ if (RTL_R16(IntrMask)==0)
++ break;
++ }
++
++ rtl8168_tx_clear(tp);
++
++ rtl8168_rx_clear(tp);
++
++ rtl8168_powerdown_pll(dev);
++}
++
++static int rtl8168_close(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ struct pci_dev *pdev = tp->pci_dev;
++
++ if (tp->TxDescArray!=NULL && tp->RxDescArray!=NULL) {
++ rtl8168_down(dev);
++
++ free_irq(dev->irq, dev);
++
++ pci_free_consistent(pdev, R8168_RX_RING_BYTES, tp->RxDescArray,
++ tp->RxPhyAddr);
++ pci_free_consistent(pdev, R8168_TX_RING_BYTES, tp->TxDescArray,
++ tp->TxPhyAddr);
++ tp->TxDescArray = NULL;
++ tp->RxDescArray = NULL;
++ }
++
++ return 0;
++}
++
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,11)
++static void rtl8168_shutdown(struct pci_dev *pdev)
++{
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8168_private *tp = netdev_priv(dev);
++
++ /* restore the original MAC address */
++ rtl8168_rar_set(tp, tp->org_mac_addr);
++
++ rtl8168_close(dev);
++ rtl8168_disable_msi(pdev, tp);
++}
++#endif
++
++static void
++rtl8168_set_rx_mode(struct net_device *dev)
++{
++ struct rtl8168_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned long flags;
++ u32 mc_filter[2]; /* Multicast hash filter */
++ int rx_mode;
++ u32 tmp = 0;
++
++ if (dev->flags & IFF_PROMISC) {
++ /* Unconditionally log net taps. */
++ if (netif_msg_link(tp))
++ printk(KERN_NOTICE "%s: Promiscuous mode enabled.\n",
++ dev->name);
++
++ rx_mode =
++ AcceptBroadcast | AcceptMulticast | AcceptMyPhys |
++ AcceptAllPhys;
++ mc_filter[1] = mc_filter[0] = 0xffffffff;
++ } else if ((netdev_mc_count(dev) > multicast_filter_limit)
++ || (dev->flags & IFF_ALLMULTI)) {
++ /* Too many to filter perfectly -- accept all multicasts. */
++ rx_mode = AcceptBroadcast | AcceptMulticast | AcceptMyPhys;
++ mc_filter[1] = mc_filter[0] = 0xffffffff;
++ } else {
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,35)
++ struct dev_mc_list *mclist;
++ unsigned int i;
++
++ rx_mode = AcceptBroadcast | AcceptMyPhys;
++ mc_filter[1] = mc_filter[0] = 0;
++ for (i = 0, mclist = dev->mc_list; mclist && i < dev->mc_count;
++ i++, mclist = mclist->next) {
++ int bit_nr = ether_crc(ETH_ALEN, mclist->dmi_addr) >> 26;
++ mc_filter[bit_nr >> 5] |= 1 << (bit_nr & 31);
++ rx_mode |= AcceptMulticast;
++ }
++#else
++ struct netdev_hw_addr *ha;
++
++ rx_mode = AcceptBroadcast | AcceptMyPhys;
++ mc_filter[1] = mc_filter[0] = 0;
++ netdev_for_each_mc_addr(ha, dev) {
++ int bit_nr = ether_crc(ETH_ALEN, ha->addr) >> 26;
++ mc_filter[bit_nr >> 5] |= 1 << (bit_nr & 31);
++ rx_mode |= AcceptMulticast;
++ }
++#endif
++ }
++
++ spin_lock_irqsave(&tp->lock, flags);
++
++ tmp = mc_filter[0];
++ mc_filter[0] = swab32(mc_filter[1]);
++ mc_filter[1] = swab32(tmp);
++
++ tp->rtl8168_rx_config = rtl_chip_info[tp->chipset].RCR_Cfg;
++ tmp = tp->rtl8168_rx_config | rx_mode | (RTL_R32(RxConfig) & rtl_chip_info[tp->chipset].RxConfigMask);
++
++ RTL_W32(RxConfig, tmp);
++ RTL_W32(MAR0 + 0, mc_filter[0]);
++ RTL_W32(MAR0 + 4, mc_filter[1]);
++
++ spin_unlock_irqrestore(&tp->lock, flags);
++}
++
++/**
++ * rtl8168_get_stats - Get rtl8168 read/write statistics
++ * @dev: The Ethernet Device to get statistics for
++ *
++ * Get TX/RX statistics for rtl8168
++ */
++static struct
++net_device_stats *rtl8168_get_stats(struct net_device *dev)
++{
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)
++ struct rtl8168_private *tp = netdev_priv(dev);
++#endif
++// unsigned long flags;
++
++ if (netif_running(dev)) {
++// spin_lock_irqsave(&tp->lock, flags);
++// spin_unlock_irqrestore(&tp->lock, flags);
++ }
++
++ return &RTLDEV->stats;
++}
++
++#ifdef CONFIG_PM
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,11)
++static int
++rtl8168_suspend(struct pci_dev *pdev, u32 state)
++#else
++static int
++rtl8168_suspend(struct pci_dev *pdev, pm_message_t state)
++#endif
++{
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8168_private *tp = netdev_priv(dev);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,10)
++ u32 pci_pm_state = pci_choose_state(pdev, state);
++#endif
++
++ if (!netif_running(dev))
++ goto out;
++
++ netif_stop_queue(dev);
++
++ del_timer_sync(&tp->esd_timer);
++
++ rtl8168_dsm(dev, DSM_NIC_GOTO_D3);
++
++ netif_device_detach(dev);
++
++ spin_lock_irq(&tp->lock);
++
++ rtl8168_hw_reset(dev);
++
++ rtl8168_sleep_rx_enable(dev);
++
++ spin_unlock_irq(&tp->lock);
++
++ rtl8168_powerdown_pll(dev);
++
++out:
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,10)
++ pci_save_state(pdev, &pci_pm_state);
++#else
++ pci_save_state(pdev);
++#endif
++ pci_enable_wake(pdev, pci_choose_state(pdev, state), tp->wol_enabled);
++// pci_set_power_state(pdev, pci_choose_state(pdev, state));
++
++ return 0;
++}
++
++static int
++rtl8168_resume(struct pci_dev *pdev)
++{
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8168_private *tp = netdev_priv(dev);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,10)
++ u32 pci_pm_state = PCI_D0;
++#endif
++
++ pci_set_power_state(pdev, PCI_D0);
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,10)
++ pci_restore_state(pdev, &pci_pm_state);
++#else
++ pci_restore_state(pdev);
++#endif
++ pci_enable_wake(pdev, PCI_D0, 0);
++
++ /* restore last modified mac address */
++ rtl8168_rar_set(tp, dev->dev_addr);
++
++ if (!netif_running(dev))
++ goto out;
++
++ rtl8168_rx_desc_offset0_init(tp, 1);
++
++ rtl8168_dsm(dev, DSM_NIC_RESUME_D3);
++
++ rtl8168_powerup_pll(dev);
++
++ rtl8168_schedule_work(dev, rtl8168_reset_task);
++
++ netif_device_attach(dev);
++
++ mod_timer(&tp->esd_timer, jiffies + RTL8168_ESD_TIMEOUT);
++out:
++ return 0;
++}
++
++#endif /* CONFIG_PM */
++
++static struct pci_driver rtl8168_pci_driver = {
++ .name = MODULENAME,
++ .id_table = rtl8168_pci_tbl,
++ .probe = rtl8168_init_one,
++ .remove = __devexit_p(rtl8168_remove_one),
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,11)
++ .shutdown = rtl8168_shutdown,
++#endif
++#ifdef CONFIG_PM
++ .suspend = rtl8168_suspend,
++ .resume = rtl8168_resume,
++#endif
++};
++
++static int __init
++rtl8168_init_module(void)
++{
++#if LINUX_VERSION_CODE > KERNEL_VERSION(2,6,0)
++ return pci_register_driver(&rtl8168_pci_driver);
++#else
++ return pci_module_init(&rtl8168_pci_driver);
++#endif
++}
++
++static void __exit
++rtl8168_cleanup_module(void)
++{
++ pci_unregister_driver(&rtl8168_pci_driver);
++}
++
++module_init(rtl8168_init_module);
++module_exit(rtl8168_cleanup_module);
+diff -rupN a/drivers/net/ethernet/realtek/r8169.c b/drivers/net/ethernet/realtek/r8169.c
+--- a/drivers/net/ethernet/realtek/r8169.c 2012-10-22 15:38:20.971013133 +0300
++++ b/drivers/net/ethernet/realtek/r8169.c 2012-10-25 11:47:00.662573148 +0300
+@@ -285,7 +285,6 @@ static DEFINE_PCI_DEVICE_TABLE(rtl8169_p
+ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8129), 0, 0, RTL_CFG_0 },
+ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8136), 0, 0, RTL_CFG_2 },
+ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8167), 0, 0, RTL_CFG_0 },
+- { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8168), 0, 0, RTL_CFG_1 },
+ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8169), 0, 0, RTL_CFG_0 },
+ { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4300), 0, 0, RTL_CFG_0 },
+ { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4302), 0, 0, RTL_CFG_0 },
+diff -rupN a/drivers/net/ethernet/realtek/r8169.c.orig b/drivers/net/ethernet/realtek/r8169.c.orig
+--- a/drivers/net/ethernet/realtek/r8169.c.orig 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/r8169.c.orig 2012-10-12 23:50:59.000000000 +0300
+@@ -0,0 +1,7025 @@
++/*
++ * r8169.c: RealTek 8169/8168/8101 ethernet driver.
++ *
++ * Copyright (c) 2002 ShuChen
++ * Copyright (c) 2003 - 2007 Francois Romieu
++ * Copyright (c) a lot of people too. Please respect their work.
++ *
++ * See MAINTAINERS file for support contact information.
++ */
++
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++
++#include
++#include
++
++#define RTL8169_VERSION "2.3LK-NAPI"
++#define MODULENAME "r8169"
++#define PFX MODULENAME ": "
++
++#define FIRMWARE_8168D_1 "rtl_nic/rtl8168d-1.fw"
++#define FIRMWARE_8168D_2 "rtl_nic/rtl8168d-2.fw"
++#define FIRMWARE_8168E_1 "rtl_nic/rtl8168e-1.fw"
++#define FIRMWARE_8168E_2 "rtl_nic/rtl8168e-2.fw"
++#define FIRMWARE_8168E_3 "rtl_nic/rtl8168e-3.fw"
++#define FIRMWARE_8168F_1 "rtl_nic/rtl8168f-1.fw"
++#define FIRMWARE_8168F_2 "rtl_nic/rtl8168f-2.fw"
++#define FIRMWARE_8105E_1 "rtl_nic/rtl8105e-1.fw"
++#define FIRMWARE_8402_1 "rtl_nic/rtl8402-1.fw"
++#define FIRMWARE_8411_1 "rtl_nic/rtl8411-1.fw"
++#define FIRMWARE_8106E_1 "rtl_nic/rtl8106e-1.fw"
++#define FIRMWARE_8168G_1 "rtl_nic/rtl8168g-1.fw"
++
++#ifdef RTL8169_DEBUG
++#define assert(expr) \
++ if (!(expr)) { \
++ printk( "Assertion failed! %s,%s,%s,line=%d\n", \
++ #expr,__FILE__,__func__,__LINE__); \
++ }
++#define dprintk(fmt, args...) \
++ do { printk(KERN_DEBUG PFX fmt, ## args); } while (0)
++#else
++#define assert(expr) do {} while (0)
++#define dprintk(fmt, args...) do {} while (0)
++#endif /* RTL8169_DEBUG */
++
++#define R8169_MSG_DEFAULT \
++ (NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN)
++
++#define TX_SLOTS_AVAIL(tp) \
++ (tp->dirty_tx + NUM_TX_DESC - tp->cur_tx)
++
++/* A skbuff with nr_frags needs nr_frags+1 entries in the tx queue */
++#define TX_FRAGS_READY_FOR(tp,nr_frags) \
++ (TX_SLOTS_AVAIL(tp) >= (nr_frags + 1))
++
++/* Maximum number of multicast addresses to filter (vs. Rx-all-multicast).
++ The RTL chips use a 64 element hash table based on the Ethernet CRC. */
++static const int multicast_filter_limit = 32;
++
++#define MAX_READ_REQUEST_SHIFT 12
++#define TX_DMA_BURST 6 /* Maximum PCI burst, '6' is 1024 */
++#define SafeMtu 0x1c20 /* ... actually life sucks beyond ~7k */
++#define InterFrameGap 0x03 /* 3 means InterFrameGap = the shortest one */
++
++#define R8169_REGS_SIZE 256
++#define R8169_NAPI_WEIGHT 64
++#define NUM_TX_DESC 64 /* Number of Tx descriptor registers */
++#define NUM_RX_DESC 256 /* Number of Rx descriptor registers */
++#define RX_BUF_SIZE 1536 /* Rx Buffer size */
++#define R8169_TX_RING_BYTES (NUM_TX_DESC * sizeof(struct TxDesc))
++#define R8169_RX_RING_BYTES (NUM_RX_DESC * sizeof(struct RxDesc))
++
++#define RTL8169_TX_TIMEOUT (6*HZ)
++#define RTL8169_PHY_TIMEOUT (10*HZ)
++
++#define RTL_EEPROM_SIG cpu_to_le32(0x8129)
++#define RTL_EEPROM_SIG_MASK cpu_to_le32(0xffff)
++#define RTL_EEPROM_SIG_ADDR 0x0000
++
++/* write/read MMIO register */
++#define RTL_W8(reg, val8) writeb ((val8), ioaddr + (reg))
++#define RTL_W16(reg, val16) writew ((val16), ioaddr + (reg))
++#define RTL_W32(reg, val32) writel ((val32), ioaddr + (reg))
++#define RTL_R8(reg) readb (ioaddr + (reg))
++#define RTL_R16(reg) readw (ioaddr + (reg))
++#define RTL_R32(reg) readl (ioaddr + (reg))
++
++enum mac_version {
++ RTL_GIGA_MAC_VER_01 = 0,
++ RTL_GIGA_MAC_VER_02,
++ RTL_GIGA_MAC_VER_03,
++ RTL_GIGA_MAC_VER_04,
++ RTL_GIGA_MAC_VER_05,
++ RTL_GIGA_MAC_VER_06,
++ RTL_GIGA_MAC_VER_07,
++ RTL_GIGA_MAC_VER_08,
++ RTL_GIGA_MAC_VER_09,
++ RTL_GIGA_MAC_VER_10,
++ RTL_GIGA_MAC_VER_11,
++ RTL_GIGA_MAC_VER_12,
++ RTL_GIGA_MAC_VER_13,
++ RTL_GIGA_MAC_VER_14,
++ RTL_GIGA_MAC_VER_15,
++ RTL_GIGA_MAC_VER_16,
++ RTL_GIGA_MAC_VER_17,
++ RTL_GIGA_MAC_VER_18,
++ RTL_GIGA_MAC_VER_19,
++ RTL_GIGA_MAC_VER_20,
++ RTL_GIGA_MAC_VER_21,
++ RTL_GIGA_MAC_VER_22,
++ RTL_GIGA_MAC_VER_23,
++ RTL_GIGA_MAC_VER_24,
++ RTL_GIGA_MAC_VER_25,
++ RTL_GIGA_MAC_VER_26,
++ RTL_GIGA_MAC_VER_27,
++ RTL_GIGA_MAC_VER_28,
++ RTL_GIGA_MAC_VER_29,
++ RTL_GIGA_MAC_VER_30,
++ RTL_GIGA_MAC_VER_31,
++ RTL_GIGA_MAC_VER_32,
++ RTL_GIGA_MAC_VER_33,
++ RTL_GIGA_MAC_VER_34,
++ RTL_GIGA_MAC_VER_35,
++ RTL_GIGA_MAC_VER_36,
++ RTL_GIGA_MAC_VER_37,
++ RTL_GIGA_MAC_VER_38,
++ RTL_GIGA_MAC_VER_39,
++ RTL_GIGA_MAC_VER_40,
++ RTL_GIGA_MAC_VER_41,
++ RTL_GIGA_MAC_NONE = 0xff,
++};
++
++enum rtl_tx_desc_version {
++ RTL_TD_0 = 0,
++ RTL_TD_1 = 1,
++};
++
++#define JUMBO_1K ETH_DATA_LEN
++#define JUMBO_4K (4*1024 - ETH_HLEN - 2)
++#define JUMBO_6K (6*1024 - ETH_HLEN - 2)
++#define JUMBO_7K (7*1024 - ETH_HLEN - 2)
++#define JUMBO_9K (9*1024 - ETH_HLEN - 2)
++
++#define _R(NAME,TD,FW,SZ,B) { \
++ .name = NAME, \
++ .txd_version = TD, \
++ .fw_name = FW, \
++ .jumbo_max = SZ, \
++ .jumbo_tx_csum = B \
++}
++
++static const struct {
++ const char *name;
++ enum rtl_tx_desc_version txd_version;
++ const char *fw_name;
++ u16 jumbo_max;
++ bool jumbo_tx_csum;
++} rtl_chip_infos[] = {
++ /* PCI devices. */
++ [RTL_GIGA_MAC_VER_01] =
++ _R("RTL8169", RTL_TD_0, NULL, JUMBO_7K, true),
++ [RTL_GIGA_MAC_VER_02] =
++ _R("RTL8169s", RTL_TD_0, NULL, JUMBO_7K, true),
++ [RTL_GIGA_MAC_VER_03] =
++ _R("RTL8110s", RTL_TD_0, NULL, JUMBO_7K, true),
++ [RTL_GIGA_MAC_VER_04] =
++ _R("RTL8169sb/8110sb", RTL_TD_0, NULL, JUMBO_7K, true),
++ [RTL_GIGA_MAC_VER_05] =
++ _R("RTL8169sc/8110sc", RTL_TD_0, NULL, JUMBO_7K, true),
++ [RTL_GIGA_MAC_VER_06] =
++ _R("RTL8169sc/8110sc", RTL_TD_0, NULL, JUMBO_7K, true),
++ /* PCI-E devices. */
++ [RTL_GIGA_MAC_VER_07] =
++ _R("RTL8102e", RTL_TD_1, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_08] =
++ _R("RTL8102e", RTL_TD_1, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_09] =
++ _R("RTL8102e", RTL_TD_1, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_10] =
++ _R("RTL8101e", RTL_TD_0, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_11] =
++ _R("RTL8168b/8111b", RTL_TD_0, NULL, JUMBO_4K, false),
++ [RTL_GIGA_MAC_VER_12] =
++ _R("RTL8168b/8111b", RTL_TD_0, NULL, JUMBO_4K, false),
++ [RTL_GIGA_MAC_VER_13] =
++ _R("RTL8101e", RTL_TD_0, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_14] =
++ _R("RTL8100e", RTL_TD_0, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_15] =
++ _R("RTL8100e", RTL_TD_0, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_16] =
++ _R("RTL8101e", RTL_TD_0, NULL, JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_17] =
++ _R("RTL8168b/8111b", RTL_TD_1, NULL, JUMBO_4K, false),
++ [RTL_GIGA_MAC_VER_18] =
++ _R("RTL8168cp/8111cp", RTL_TD_1, NULL, JUMBO_6K, false),
++ [RTL_GIGA_MAC_VER_19] =
++ _R("RTL8168c/8111c", RTL_TD_1, NULL, JUMBO_6K, false),
++ [RTL_GIGA_MAC_VER_20] =
++ _R("RTL8168c/8111c", RTL_TD_1, NULL, JUMBO_6K, false),
++ [RTL_GIGA_MAC_VER_21] =
++ _R("RTL8168c/8111c", RTL_TD_1, NULL, JUMBO_6K, false),
++ [RTL_GIGA_MAC_VER_22] =
++ _R("RTL8168c/8111c", RTL_TD_1, NULL, JUMBO_6K, false),
++ [RTL_GIGA_MAC_VER_23] =
++ _R("RTL8168cp/8111cp", RTL_TD_1, NULL, JUMBO_6K, false),
++ [RTL_GIGA_MAC_VER_24] =
++ _R("RTL8168cp/8111cp", RTL_TD_1, NULL, JUMBO_6K, false),
++ [RTL_GIGA_MAC_VER_25] =
++ _R("RTL8168d/8111d", RTL_TD_1, FIRMWARE_8168D_1,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_26] =
++ _R("RTL8168d/8111d", RTL_TD_1, FIRMWARE_8168D_2,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_27] =
++ _R("RTL8168dp/8111dp", RTL_TD_1, NULL, JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_28] =
++ _R("RTL8168dp/8111dp", RTL_TD_1, NULL, JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_29] =
++ _R("RTL8105e", RTL_TD_1, FIRMWARE_8105E_1,
++ JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_30] =
++ _R("RTL8105e", RTL_TD_1, FIRMWARE_8105E_1,
++ JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_31] =
++ _R("RTL8168dp/8111dp", RTL_TD_1, NULL, JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_32] =
++ _R("RTL8168e/8111e", RTL_TD_1, FIRMWARE_8168E_1,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_33] =
++ _R("RTL8168e/8111e", RTL_TD_1, FIRMWARE_8168E_2,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_34] =
++ _R("RTL8168evl/8111evl",RTL_TD_1, FIRMWARE_8168E_3,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_35] =
++ _R("RTL8168f/8111f", RTL_TD_1, FIRMWARE_8168F_1,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_36] =
++ _R("RTL8168f/8111f", RTL_TD_1, FIRMWARE_8168F_2,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_37] =
++ _R("RTL8402", RTL_TD_1, FIRMWARE_8402_1,
++ JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_38] =
++ _R("RTL8411", RTL_TD_1, FIRMWARE_8411_1,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_39] =
++ _R("RTL8106e", RTL_TD_1, FIRMWARE_8106E_1,
++ JUMBO_1K, true),
++ [RTL_GIGA_MAC_VER_40] =
++ _R("RTL8168g/8111g", RTL_TD_1, FIRMWARE_8168G_1,
++ JUMBO_9K, false),
++ [RTL_GIGA_MAC_VER_41] =
++ _R("RTL8168g/8111g", RTL_TD_1, NULL, JUMBO_9K, false),
++};
++#undef _R
++
++enum cfg_version {
++ RTL_CFG_0 = 0x00,
++ RTL_CFG_1,
++ RTL_CFG_2
++};
++
++static DEFINE_PCI_DEVICE_TABLE(rtl8169_pci_tbl) = {
++ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8129), 0, 0, RTL_CFG_0 },
++ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8136), 0, 0, RTL_CFG_2 },
++ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8167), 0, 0, RTL_CFG_0 },
++ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8168), 0, 0, RTL_CFG_1 },
++ { PCI_DEVICE(PCI_VENDOR_ID_REALTEK, 0x8169), 0, 0, RTL_CFG_0 },
++ { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4300), 0, 0, RTL_CFG_0 },
++ { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4302), 0, 0, RTL_CFG_0 },
++ { PCI_DEVICE(PCI_VENDOR_ID_AT, 0xc107), 0, 0, RTL_CFG_0 },
++ { PCI_DEVICE(0x16ec, 0x0116), 0, 0, RTL_CFG_0 },
++ { PCI_VENDOR_ID_LINKSYS, 0x1032,
++ PCI_ANY_ID, 0x0024, 0, 0, RTL_CFG_0 },
++ { 0x0001, 0x8168,
++ PCI_ANY_ID, 0x2410, 0, 0, RTL_CFG_2 },
++ {0,},
++};
++
++MODULE_DEVICE_TABLE(pci, rtl8169_pci_tbl);
++
++static int rx_buf_sz = 16383;
++static int use_dac;
++static struct {
++ u32 msg_enable;
++} debug = { -1 };
++
++enum rtl_registers {
++ MAC0 = 0, /* Ethernet hardware address. */
++ MAC4 = 4,
++ MAR0 = 8, /* Multicast filter. */
++ CounterAddrLow = 0x10,
++ CounterAddrHigh = 0x14,
++ TxDescStartAddrLow = 0x20,
++ TxDescStartAddrHigh = 0x24,
++ TxHDescStartAddrLow = 0x28,
++ TxHDescStartAddrHigh = 0x2c,
++ FLASH = 0x30,
++ ERSR = 0x36,
++ ChipCmd = 0x37,
++ TxPoll = 0x38,
++ IntrMask = 0x3c,
++ IntrStatus = 0x3e,
++
++ TxConfig = 0x40,
++#define TXCFG_AUTO_FIFO (1 << 7) /* 8111e-vl */
++#define TXCFG_EMPTY (1 << 11) /* 8111e-vl */
++
++ RxConfig = 0x44,
++#define RX128_INT_EN (1 << 15) /* 8111c and later */
++#define RX_MULTI_EN (1 << 14) /* 8111c only */
++#define RXCFG_FIFO_SHIFT 13
++ /* No threshold before first PCI xfer */
++#define RX_FIFO_THRESH (7 << RXCFG_FIFO_SHIFT)
++#define RXCFG_DMA_SHIFT 8
++ /* Unlimited maximum PCI burst. */
++#define RX_DMA_BURST (7 << RXCFG_DMA_SHIFT)
++
++ RxMissed = 0x4c,
++ Cfg9346 = 0x50,
++ Config0 = 0x51,
++ Config1 = 0x52,
++ Config2 = 0x53,
++#define PME_SIGNAL (1 << 5) /* 8168c and later */
++
++ Config3 = 0x54,
++ Config4 = 0x55,
++ Config5 = 0x56,
++ MultiIntr = 0x5c,
++ PHYAR = 0x60,
++ PHYstatus = 0x6c,
++ RxMaxSize = 0xda,
++ CPlusCmd = 0xe0,
++ IntrMitigate = 0xe2,
++ RxDescAddrLow = 0xe4,
++ RxDescAddrHigh = 0xe8,
++ EarlyTxThres = 0xec, /* 8169. Unit of 32 bytes. */
++
++#define NoEarlyTx 0x3f /* Max value : no early transmit. */
++
++ MaxTxPacketSize = 0xec, /* 8101/8168. Unit of 128 bytes. */
++
++#define TxPacketMax (8064 >> 7)
++#define EarlySize 0x27
++
++ FuncEvent = 0xf0,
++ FuncEventMask = 0xf4,
++ FuncPresetState = 0xf8,
++ FuncForceEvent = 0xfc,
++};
++
++enum rtl8110_registers {
++ TBICSR = 0x64,
++ TBI_ANAR = 0x68,
++ TBI_LPAR = 0x6a,
++};
++
++enum rtl8168_8101_registers {
++ CSIDR = 0x64,
++ CSIAR = 0x68,
++#define CSIAR_FLAG 0x80000000
++#define CSIAR_WRITE_CMD 0x80000000
++#define CSIAR_BYTE_ENABLE 0x0f
++#define CSIAR_BYTE_ENABLE_SHIFT 12
++#define CSIAR_ADDR_MASK 0x0fff
++#define CSIAR_FUNC_CARD 0x00000000
++#define CSIAR_FUNC_SDIO 0x00010000
++#define CSIAR_FUNC_NIC 0x00020000
++ PMCH = 0x6f,
++ EPHYAR = 0x80,
++#define EPHYAR_FLAG 0x80000000
++#define EPHYAR_WRITE_CMD 0x80000000
++#define EPHYAR_REG_MASK 0x1f
++#define EPHYAR_REG_SHIFT 16
++#define EPHYAR_DATA_MASK 0xffff
++ DLLPR = 0xd0,
++#define PFM_EN (1 << 6)
++ DBG_REG = 0xd1,
++#define FIX_NAK_1 (1 << 4)
++#define FIX_NAK_2 (1 << 3)
++ TWSI = 0xd2,
++ MCU = 0xd3,
++#define NOW_IS_OOB (1 << 7)
++#define TX_EMPTY (1 << 5)
++#define RX_EMPTY (1 << 4)
++#define RXTX_EMPTY (TX_EMPTY | RX_EMPTY)
++#define EN_NDP (1 << 3)
++#define EN_OOB_RESET (1 << 2)
++#define LINK_LIST_RDY (1 << 1)
++ EFUSEAR = 0xdc,
++#define EFUSEAR_FLAG 0x80000000
++#define EFUSEAR_WRITE_CMD 0x80000000
++#define EFUSEAR_READ_CMD 0x00000000
++#define EFUSEAR_REG_MASK 0x03ff
++#define EFUSEAR_REG_SHIFT 8
++#define EFUSEAR_DATA_MASK 0xff
++};
++
++enum rtl8168_registers {
++ LED_FREQ = 0x1a,
++ EEE_LED = 0x1b,
++ ERIDR = 0x70,
++ ERIAR = 0x74,
++#define ERIAR_FLAG 0x80000000
++#define ERIAR_WRITE_CMD 0x80000000
++#define ERIAR_READ_CMD 0x00000000
++#define ERIAR_ADDR_BYTE_ALIGN 4
++#define ERIAR_TYPE_SHIFT 16
++#define ERIAR_EXGMAC (0x00 << ERIAR_TYPE_SHIFT)
++#define ERIAR_MSIX (0x01 << ERIAR_TYPE_SHIFT)
++#define ERIAR_ASF (0x02 << ERIAR_TYPE_SHIFT)
++#define ERIAR_MASK_SHIFT 12
++#define ERIAR_MASK_0001 (0x1 << ERIAR_MASK_SHIFT)
++#define ERIAR_MASK_0011 (0x3 << ERIAR_MASK_SHIFT)
++#define ERIAR_MASK_0101 (0x5 << ERIAR_MASK_SHIFT)
++#define ERIAR_MASK_1111 (0xf << ERIAR_MASK_SHIFT)
++ EPHY_RXER_NUM = 0x7c,
++ OCPDR = 0xb0, /* OCP GPHY access */
++#define OCPDR_WRITE_CMD 0x80000000
++#define OCPDR_READ_CMD 0x00000000
++#define OCPDR_REG_MASK 0x7f
++#define OCPDR_GPHY_REG_SHIFT 16
++#define OCPDR_DATA_MASK 0xffff
++ OCPAR = 0xb4,
++#define OCPAR_FLAG 0x80000000
++#define OCPAR_GPHY_WRITE_CMD 0x8000f060
++#define OCPAR_GPHY_READ_CMD 0x0000f060
++ GPHY_OCP = 0xb8,
++ RDSAR1 = 0xd0, /* 8168c only. Undocumented on 8168dp */
++ MISC = 0xf0, /* 8168e only. */
++#define TXPLA_RST (1 << 29)
++#define DISABLE_LAN_EN (1 << 23) /* Enable GPIO pin */
++#define PWM_EN (1 << 22)
++#define RXDV_GATED_EN (1 << 19)
++#define EARLY_TALLY_EN (1 << 16)
++};
++
++enum rtl_register_content {
++ /* InterruptStatusBits */
++ SYSErr = 0x8000,
++ PCSTimeout = 0x4000,
++ SWInt = 0x0100,
++ TxDescUnavail = 0x0080,
++ RxFIFOOver = 0x0040,
++ LinkChg = 0x0020,
++ RxOverflow = 0x0010,
++ TxErr = 0x0008,
++ TxOK = 0x0004,
++ RxErr = 0x0002,
++ RxOK = 0x0001,
++
++ /* RxStatusDesc */
++ RxBOVF = (1 << 24),
++ RxFOVF = (1 << 23),
++ RxRWT = (1 << 22),
++ RxRES = (1 << 21),
++ RxRUNT = (1 << 20),
++ RxCRC = (1 << 19),
++
++ /* ChipCmdBits */
++ StopReq = 0x80,
++ CmdReset = 0x10,
++ CmdRxEnb = 0x08,
++ CmdTxEnb = 0x04,
++ RxBufEmpty = 0x01,
++
++ /* TXPoll register p.5 */
++ HPQ = 0x80, /* Poll cmd on the high prio queue */
++ NPQ = 0x40, /* Poll cmd on the low prio queue */
++ FSWInt = 0x01, /* Forced software interrupt */
++
++ /* Cfg9346Bits */
++ Cfg9346_Lock = 0x00,
++ Cfg9346_Unlock = 0xc0,
++
++ /* rx_mode_bits */
++ AcceptErr = 0x20,
++ AcceptRunt = 0x10,
++ AcceptBroadcast = 0x08,
++ AcceptMulticast = 0x04,
++ AcceptMyPhys = 0x02,
++ AcceptAllPhys = 0x01,
++#define RX_CONFIG_ACCEPT_MASK 0x3f
++
++ /* TxConfigBits */
++ TxInterFrameGapShift = 24,
++ TxDMAShift = 8, /* DMA burst value (0-7) is shift this many bits */
++
++ /* Config1 register p.24 */
++ LEDS1 = (1 << 7),
++ LEDS0 = (1 << 6),
++ Speed_down = (1 << 4),
++ MEMMAP = (1 << 3),
++ IOMAP = (1 << 2),
++ VPD = (1 << 1),
++ PMEnable = (1 << 0), /* Power Management Enable */
++
++ /* Config2 register p. 25 */
++ MSIEnable = (1 << 5), /* 8169 only. Reserved in the 8168. */
++ PCI_Clock_66MHz = 0x01,
++ PCI_Clock_33MHz = 0x00,
++
++ /* Config3 register p.25 */
++ MagicPacket = (1 << 5), /* Wake up when receives a Magic Packet */
++ LinkUp = (1 << 4), /* Wake up when the cable connection is re-established */
++ Jumbo_En0 = (1 << 2), /* 8168 only. Reserved in the 8168b */
++ Beacon_en = (1 << 0), /* 8168 only. Reserved in the 8168b */
++
++ /* Config4 register */
++ Jumbo_En1 = (1 << 1), /* 8168 only. Reserved in the 8168b */
++
++ /* Config5 register p.27 */
++ BWF = (1 << 6), /* Accept Broadcast wakeup frame */
++ MWF = (1 << 5), /* Accept Multicast wakeup frame */
++ UWF = (1 << 4), /* Accept Unicast wakeup frame */
++ Spi_en = (1 << 3),
++ LanWake = (1 << 1), /* LanWake enable/disable */
++ PMEStatus = (1 << 0), /* PME status can be reset by PCI RST# */
++
++ /* TBICSR p.28 */
++ TBIReset = 0x80000000,
++ TBILoopback = 0x40000000,
++ TBINwEnable = 0x20000000,
++ TBINwRestart = 0x10000000,
++ TBILinkOk = 0x02000000,
++ TBINwComplete = 0x01000000,
++
++ /* CPlusCmd p.31 */
++ EnableBist = (1 << 15), // 8168 8101
++ Mac_dbgo_oe = (1 << 14), // 8168 8101
++ Normal_mode = (1 << 13), // unused
++ Force_half_dup = (1 << 12), // 8168 8101
++ Force_rxflow_en = (1 << 11), // 8168 8101
++ Force_txflow_en = (1 << 10), // 8168 8101
++ Cxpl_dbg_sel = (1 << 9), // 8168 8101
++ ASF = (1 << 8), // 8168 8101
++ PktCntrDisable = (1 << 7), // 8168 8101
++ Mac_dbgo_sel = 0x001c, // 8168
++ RxVlan = (1 << 6),
++ RxChkSum = (1 << 5),
++ PCIDAC = (1 << 4),
++ PCIMulRW = (1 << 3),
++ INTT_0 = 0x0000, // 8168
++ INTT_1 = 0x0001, // 8168
++ INTT_2 = 0x0002, // 8168
++ INTT_3 = 0x0003, // 8168
++
++ /* rtl8169_PHYstatus */
++ TBI_Enable = 0x80,
++ TxFlowCtrl = 0x40,
++ RxFlowCtrl = 0x20,
++ _1000bpsF = 0x10,
++ _100bps = 0x08,
++ _10bps = 0x04,
++ LinkStatus = 0x02,
++ FullDup = 0x01,
++
++ /* _TBICSRBit */
++ TBILinkOK = 0x02000000,
++
++ /* DumpCounterCommand */
++ CounterDump = 0x8,
++};
++
++enum rtl_desc_bit {
++ /* First doubleword. */
++ DescOwn = (1 << 31), /* Descriptor is owned by NIC */
++ RingEnd = (1 << 30), /* End of descriptor ring */
++ FirstFrag = (1 << 29), /* First segment of a packet */
++ LastFrag = (1 << 28), /* Final segment of a packet */
++};
++
++/* Generic case. */
++enum rtl_tx_desc_bit {
++ /* First doubleword. */
++ TD_LSO = (1 << 27), /* Large Send Offload */
++#define TD_MSS_MAX 0x07ffu /* MSS value */
++
++ /* Second doubleword. */
++ TxVlanTag = (1 << 17), /* Add VLAN tag */
++};
++
++/* 8169, 8168b and 810x except 8102e. */
++enum rtl_tx_desc_bit_0 {
++ /* First doubleword. */
++#define TD0_MSS_SHIFT 16 /* MSS position (11 bits) */
++ TD0_TCP_CS = (1 << 16), /* Calculate TCP/IP checksum */
++ TD0_UDP_CS = (1 << 17), /* Calculate UDP/IP checksum */
++ TD0_IP_CS = (1 << 18), /* Calculate IP checksum */
++};
++
++/* 8102e, 8168c and beyond. */
++enum rtl_tx_desc_bit_1 {
++ /* Second doubleword. */
++#define TD1_MSS_SHIFT 18 /* MSS position (11 bits) */
++ TD1_IP_CS = (1 << 29), /* Calculate IP checksum */
++ TD1_TCP_CS = (1 << 30), /* Calculate TCP/IP checksum */
++ TD1_UDP_CS = (1 << 31), /* Calculate UDP/IP checksum */
++};
++
++static const struct rtl_tx_desc_info {
++ struct {
++ u32 udp;
++ u32 tcp;
++ } checksum;
++ u16 mss_shift;
++ u16 opts_offset;
++} tx_desc_info [] = {
++ [RTL_TD_0] = {
++ .checksum = {
++ .udp = TD0_IP_CS | TD0_UDP_CS,
++ .tcp = TD0_IP_CS | TD0_TCP_CS
++ },
++ .mss_shift = TD0_MSS_SHIFT,
++ .opts_offset = 0
++ },
++ [RTL_TD_1] = {
++ .checksum = {
++ .udp = TD1_IP_CS | TD1_UDP_CS,
++ .tcp = TD1_IP_CS | TD1_TCP_CS
++ },
++ .mss_shift = TD1_MSS_SHIFT,
++ .opts_offset = 1
++ }
++};
++
++enum rtl_rx_desc_bit {
++ /* Rx private */
++ PID1 = (1 << 18), /* Protocol ID bit 1/2 */
++ PID0 = (1 << 17), /* Protocol ID bit 2/2 */
++
++#define RxProtoUDP (PID1)
++#define RxProtoTCP (PID0)
++#define RxProtoIP (PID1 | PID0)
++#define RxProtoMask RxProtoIP
++
++ IPFail = (1 << 16), /* IP checksum failed */
++ UDPFail = (1 << 15), /* UDP/IP checksum failed */
++ TCPFail = (1 << 14), /* TCP/IP checksum failed */
++ RxVlanTag = (1 << 16), /* VLAN tag available */
++};
++
++#define RsvdMask 0x3fffc000
++
++struct TxDesc {
++ __le32 opts1;
++ __le32 opts2;
++ __le64 addr;
++};
++
++struct RxDesc {
++ __le32 opts1;
++ __le32 opts2;
++ __le64 addr;
++};
++
++struct ring_info {
++ struct sk_buff *skb;
++ u32 len;
++ u8 __pad[sizeof(void *) - sizeof(u32)];
++};
++
++enum features {
++ RTL_FEATURE_WOL = (1 << 0),
++ RTL_FEATURE_MSI = (1 << 1),
++ RTL_FEATURE_GMII = (1 << 2),
++};
++
++struct rtl8169_counters {
++ __le64 tx_packets;
++ __le64 rx_packets;
++ __le64 tx_errors;
++ __le32 rx_errors;
++ __le16 rx_missed;
++ __le16 align_errors;
++ __le32 tx_one_collision;
++ __le32 tx_multi_collision;
++ __le64 rx_unicast;
++ __le64 rx_broadcast;
++ __le32 rx_multicast;
++ __le16 tx_aborted;
++ __le16 tx_underun;
++};
++
++enum rtl_flag {
++ RTL_FLAG_TASK_ENABLED,
++ RTL_FLAG_TASK_SLOW_PENDING,
++ RTL_FLAG_TASK_RESET_PENDING,
++ RTL_FLAG_TASK_PHY_PENDING,
++ RTL_FLAG_MAX
++};
++
++struct rtl8169_stats {
++ u64 packets;
++ u64 bytes;
++ struct u64_stats_sync syncp;
++};
++
++struct rtl8169_private {
++ void __iomem *mmio_addr; /* memory map physical address */
++ struct pci_dev *pci_dev;
++ struct net_device *dev;
++ struct napi_struct napi;
++ u32 msg_enable;
++ u16 txd_version;
++ u16 mac_version;
++ u32 cur_rx; /* Index into the Rx descriptor buffer of next Rx pkt. */
++ u32 cur_tx; /* Index into the Tx descriptor buffer of next Rx pkt. */
++ u32 dirty_rx;
++ u32 dirty_tx;
++ struct rtl8169_stats rx_stats;
++ struct rtl8169_stats tx_stats;
++ struct TxDesc *TxDescArray; /* 256-aligned Tx descriptor ring */
++ struct RxDesc *RxDescArray; /* 256-aligned Rx descriptor ring */
++ dma_addr_t TxPhyAddr;
++ dma_addr_t RxPhyAddr;
++ void *Rx_databuff[NUM_RX_DESC]; /* Rx data buffers */
++ struct ring_info tx_skb[NUM_TX_DESC]; /* Tx data buffers */
++ struct timer_list timer;
++ u16 cp_cmd;
++
++ u16 event_slow;
++
++ struct mdio_ops {
++ void (*write)(struct rtl8169_private *, int, int);
++ int (*read)(struct rtl8169_private *, int);
++ } mdio_ops;
++
++ struct pll_power_ops {
++ void (*down)(struct rtl8169_private *);
++ void (*up)(struct rtl8169_private *);
++ } pll_power_ops;
++
++ struct jumbo_ops {
++ void (*enable)(struct rtl8169_private *);
++ void (*disable)(struct rtl8169_private *);
++ } jumbo_ops;
++
++ struct csi_ops {
++ void (*write)(struct rtl8169_private *, int, int);
++ u32 (*read)(struct rtl8169_private *, int);
++ } csi_ops;
++
++ int (*set_speed)(struct net_device *, u8 aneg, u16 sp, u8 dpx, u32 adv);
++ int (*get_settings)(struct net_device *, struct ethtool_cmd *);
++ void (*phy_reset_enable)(struct rtl8169_private *tp);
++ void (*hw_start)(struct net_device *);
++ unsigned int (*phy_reset_pending)(struct rtl8169_private *tp);
++ unsigned int (*link_ok)(void __iomem *);
++ int (*do_ioctl)(struct rtl8169_private *tp, struct mii_ioctl_data *data, int cmd);
++
++ struct {
++ DECLARE_BITMAP(flags, RTL_FLAG_MAX);
++ struct mutex mutex;
++ struct work_struct work;
++ } wk;
++
++ unsigned features;
++
++ struct mii_if_info mii;
++ struct rtl8169_counters counters;
++ u32 saved_wolopts;
++ u32 opts1_mask;
++
++ struct rtl_fw {
++ const struct firmware *fw;
++
++#define RTL_VER_SIZE 32
++
++ char version[RTL_VER_SIZE];
++
++ struct rtl_fw_phy_action {
++ __le32 *code;
++ size_t size;
++ } phy_action;
++ } *rtl_fw;
++#define RTL_FIRMWARE_UNKNOWN ERR_PTR(-EAGAIN)
++
++ u32 ocp_base;
++};
++
++MODULE_AUTHOR("Realtek and the Linux r8169 crew ");
++MODULE_DESCRIPTION("RealTek RTL-8169 Gigabit Ethernet driver");
++module_param(use_dac, int, 0);
++MODULE_PARM_DESC(use_dac, "Enable PCI DAC. Unsafe on 32 bit PCI slot.");
++module_param_named(debug, debug.msg_enable, int, 0);
++MODULE_PARM_DESC(debug, "Debug verbosity level (0=none, ..., 16=all)");
++MODULE_LICENSE("GPL");
++MODULE_VERSION(RTL8169_VERSION);
++MODULE_FIRMWARE(FIRMWARE_8168D_1);
++MODULE_FIRMWARE(FIRMWARE_8168D_2);
++MODULE_FIRMWARE(FIRMWARE_8168E_1);
++MODULE_FIRMWARE(FIRMWARE_8168E_2);
++MODULE_FIRMWARE(FIRMWARE_8168E_3);
++MODULE_FIRMWARE(FIRMWARE_8105E_1);
++MODULE_FIRMWARE(FIRMWARE_8168F_1);
++MODULE_FIRMWARE(FIRMWARE_8168F_2);
++MODULE_FIRMWARE(FIRMWARE_8402_1);
++MODULE_FIRMWARE(FIRMWARE_8411_1);
++MODULE_FIRMWARE(FIRMWARE_8106E_1);
++MODULE_FIRMWARE(FIRMWARE_8168G_1);
++
++static void rtl_lock_work(struct rtl8169_private *tp)
++{
++ mutex_lock(&tp->wk.mutex);
++}
++
++static void rtl_unlock_work(struct rtl8169_private *tp)
++{
++ mutex_unlock(&tp->wk.mutex);
++}
++
++static void rtl_tx_performance_tweak(struct pci_dev *pdev, u16 force)
++{
++ int cap = pci_pcie_cap(pdev);
++
++ if (cap) {
++ u16 ctl;
++
++ pci_read_config_word(pdev, cap + PCI_EXP_DEVCTL, &ctl);
++ ctl = (ctl & ~PCI_EXP_DEVCTL_READRQ) | force;
++ pci_write_config_word(pdev, cap + PCI_EXP_DEVCTL, ctl);
++ }
++}
++
++struct rtl_cond {
++ bool (*check)(struct rtl8169_private *);
++ const char *msg;
++};
++
++static void rtl_udelay(unsigned int d)
++{
++ udelay(d);
++}
++
++static bool rtl_loop_wait(struct rtl8169_private *tp, const struct rtl_cond *c,
++ void (*delay)(unsigned int), unsigned int d, int n,
++ bool high)
++{
++ int i;
++
++ for (i = 0; i < n; i++) {
++ delay(d);
++ if (c->check(tp) == high)
++ return true;
++ }
++ netif_err(tp, drv, tp->dev, "%s == %d (loop: %d, delay: %d).\n",
++ c->msg, !high, n, d);
++ return false;
++}
++
++static bool rtl_udelay_loop_wait_high(struct rtl8169_private *tp,
++ const struct rtl_cond *c,
++ unsigned int d, int n)
++{
++ return rtl_loop_wait(tp, c, rtl_udelay, d, n, true);
++}
++
++static bool rtl_udelay_loop_wait_low(struct rtl8169_private *tp,
++ const struct rtl_cond *c,
++ unsigned int d, int n)
++{
++ return rtl_loop_wait(tp, c, rtl_udelay, d, n, false);
++}
++
++static bool rtl_msleep_loop_wait_high(struct rtl8169_private *tp,
++ const struct rtl_cond *c,
++ unsigned int d, int n)
++{
++ return rtl_loop_wait(tp, c, msleep, d, n, true);
++}
++
++static bool rtl_msleep_loop_wait_low(struct rtl8169_private *tp,
++ const struct rtl_cond *c,
++ unsigned int d, int n)
++{
++ return rtl_loop_wait(tp, c, msleep, d, n, false);
++}
++
++#define DECLARE_RTL_COND(name) \
++static bool name ## _check(struct rtl8169_private *); \
++ \
++static const struct rtl_cond name = { \
++ .check = name ## _check, \
++ .msg = #name \
++}; \
++ \
++static bool name ## _check(struct rtl8169_private *tp)
++
++DECLARE_RTL_COND(rtl_ocpar_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(OCPAR) & OCPAR_FLAG;
++}
++
++static u32 ocp_read(struct rtl8169_private *tp, u8 mask, u16 reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(OCPAR, ((u32)mask & 0x0f) << 12 | (reg & 0x0fff));
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_ocpar_cond, 100, 20) ?
++ RTL_R32(OCPDR) : ~0;
++}
++
++static void ocp_write(struct rtl8169_private *tp, u8 mask, u16 reg, u32 data)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(OCPDR, data);
++ RTL_W32(OCPAR, OCPAR_FLAG | ((u32)mask & 0x0f) << 12 | (reg & 0x0fff));
++
++ rtl_udelay_loop_wait_low(tp, &rtl_ocpar_cond, 100, 20);
++}
++
++DECLARE_RTL_COND(rtl_eriar_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(ERIAR) & ERIAR_FLAG;
++}
++
++static void rtl8168_oob_notify(struct rtl8169_private *tp, u8 cmd)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(ERIDR, cmd);
++ RTL_W32(ERIAR, 0x800010e8);
++ msleep(2);
++
++ if (!rtl_udelay_loop_wait_low(tp, &rtl_eriar_cond, 100, 5))
++ return;
++
++ ocp_write(tp, 0x1, 0x30, 0x00000001);
++}
++
++#define OOB_CMD_RESET 0x00
++#define OOB_CMD_DRIVER_START 0x05
++#define OOB_CMD_DRIVER_STOP 0x06
++
++static u16 rtl8168_get_ocp_reg(struct rtl8169_private *tp)
++{
++ return (tp->mac_version == RTL_GIGA_MAC_VER_31) ? 0xb8 : 0x10;
++}
++
++DECLARE_RTL_COND(rtl_ocp_read_cond)
++{
++ u16 reg;
++
++ reg = rtl8168_get_ocp_reg(tp);
++
++ return ocp_read(tp, 0x0f, reg) & 0x00000800;
++}
++
++static void rtl8168_driver_start(struct rtl8169_private *tp)
++{
++ rtl8168_oob_notify(tp, OOB_CMD_DRIVER_START);
++
++ rtl_msleep_loop_wait_high(tp, &rtl_ocp_read_cond, 10, 10);
++}
++
++static void rtl8168_driver_stop(struct rtl8169_private *tp)
++{
++ rtl8168_oob_notify(tp, OOB_CMD_DRIVER_STOP);
++
++ rtl_msleep_loop_wait_low(tp, &rtl_ocp_read_cond, 10, 10);
++}
++
++static int r8168dp_check_dash(struct rtl8169_private *tp)
++{
++ u16 reg = rtl8168_get_ocp_reg(tp);
++
++ return (ocp_read(tp, 0x0f, reg) & 0x00008000) ? 1 : 0;
++}
++
++static bool rtl_ocp_reg_failure(struct rtl8169_private *tp, u32 reg)
++{
++ if (reg & 0xffff0001) {
++ netif_err(tp, drv, tp->dev, "Invalid ocp reg %x!\n", reg);
++ return true;
++ }
++ return false;
++}
++
++DECLARE_RTL_COND(rtl_ocp_gphy_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(GPHY_OCP) & OCPAR_FLAG;
++}
++
++static void r8168_phy_ocp_write(struct rtl8169_private *tp, u32 reg, u32 data)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (rtl_ocp_reg_failure(tp, reg))
++ return;
++
++ RTL_W32(GPHY_OCP, OCPAR_FLAG | (reg << 15) | data);
++
++ rtl_udelay_loop_wait_low(tp, &rtl_ocp_gphy_cond, 25, 10);
++}
++
++static u16 r8168_phy_ocp_read(struct rtl8169_private *tp, u32 reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (rtl_ocp_reg_failure(tp, reg))
++ return 0;
++
++ RTL_W32(GPHY_OCP, reg << 15);
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_ocp_gphy_cond, 25, 10) ?
++ (RTL_R32(GPHY_OCP) & 0xffff) : ~0;
++}
++
++static void rtl_w1w0_phy_ocp(struct rtl8169_private *tp, int reg, int p, int m)
++{
++ int val;
++
++ val = r8168_phy_ocp_read(tp, reg);
++ r8168_phy_ocp_write(tp, reg, (val | p) & ~m);
++}
++
++static void r8168_mac_ocp_write(struct rtl8169_private *tp, u32 reg, u32 data)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (rtl_ocp_reg_failure(tp, reg))
++ return;
++
++ RTL_W32(OCPDR, OCPAR_FLAG | (reg << 15) | data);
++}
++
++static u16 r8168_mac_ocp_read(struct rtl8169_private *tp, u32 reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (rtl_ocp_reg_failure(tp, reg))
++ return 0;
++
++ RTL_W32(OCPDR, reg << 15);
++
++ return RTL_R32(OCPDR);
++}
++
++#define OCP_STD_PHY_BASE 0xa400
++
++static void r8168g_mdio_write(struct rtl8169_private *tp, int reg, int value)
++{
++ if (reg == 0x1f) {
++ tp->ocp_base = value ? value << 4 : OCP_STD_PHY_BASE;
++ return;
++ }
++
++ if (tp->ocp_base != OCP_STD_PHY_BASE)
++ reg -= 0x10;
++
++ r8168_phy_ocp_write(tp, tp->ocp_base + reg * 2, value);
++}
++
++static int r8168g_mdio_read(struct rtl8169_private *tp, int reg)
++{
++ if (tp->ocp_base != OCP_STD_PHY_BASE)
++ reg -= 0x10;
++
++ return r8168_phy_ocp_read(tp, tp->ocp_base + reg * 2);
++}
++
++DECLARE_RTL_COND(rtl_phyar_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(PHYAR) & 0x80000000;
++}
++
++static void r8169_mdio_write(struct rtl8169_private *tp, int reg, int value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(PHYAR, 0x80000000 | (reg & 0x1f) << 16 | (value & 0xffff));
++
++ rtl_udelay_loop_wait_low(tp, &rtl_phyar_cond, 25, 20);
++ /*
++ * According to hardware specs a 20us delay is required after write
++ * complete indication, but before sending next command.
++ */
++ udelay(20);
++}
++
++static int r8169_mdio_read(struct rtl8169_private *tp, int reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int value;
++
++ RTL_W32(PHYAR, 0x0 | (reg & 0x1f) << 16);
++
++ value = rtl_udelay_loop_wait_high(tp, &rtl_phyar_cond, 25, 20) ?
++ RTL_R32(PHYAR) & 0xffff : ~0;
++
++ /*
++ * According to hardware specs a 20us delay is required after read
++ * complete indication, but before sending next command.
++ */
++ udelay(20);
++
++ return value;
++}
++
++static void r8168dp_1_mdio_access(struct rtl8169_private *tp, int reg, u32 data)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(OCPDR, data | ((reg & OCPDR_REG_MASK) << OCPDR_GPHY_REG_SHIFT));
++ RTL_W32(OCPAR, OCPAR_GPHY_WRITE_CMD);
++ RTL_W32(EPHY_RXER_NUM, 0);
++
++ rtl_udelay_loop_wait_low(tp, &rtl_ocpar_cond, 1000, 100);
++}
++
++static void r8168dp_1_mdio_write(struct rtl8169_private *tp, int reg, int value)
++{
++ r8168dp_1_mdio_access(tp, reg,
++ OCPDR_WRITE_CMD | (value & OCPDR_DATA_MASK));
++}
++
++static int r8168dp_1_mdio_read(struct rtl8169_private *tp, int reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ r8168dp_1_mdio_access(tp, reg, OCPDR_READ_CMD);
++
++ mdelay(1);
++ RTL_W32(OCPAR, OCPAR_GPHY_READ_CMD);
++ RTL_W32(EPHY_RXER_NUM, 0);
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_ocpar_cond, 1000, 100) ?
++ RTL_R32(OCPDR) & OCPDR_DATA_MASK : ~0;
++}
++
++#define R8168DP_1_MDIO_ACCESS_BIT 0x00020000
++
++static void r8168dp_2_mdio_start(void __iomem *ioaddr)
++{
++ RTL_W32(0xd0, RTL_R32(0xd0) & ~R8168DP_1_MDIO_ACCESS_BIT);
++}
++
++static void r8168dp_2_mdio_stop(void __iomem *ioaddr)
++{
++ RTL_W32(0xd0, RTL_R32(0xd0) | R8168DP_1_MDIO_ACCESS_BIT);
++}
++
++static void r8168dp_2_mdio_write(struct rtl8169_private *tp, int reg, int value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ r8168dp_2_mdio_start(ioaddr);
++
++ r8169_mdio_write(tp, reg, value);
++
++ r8168dp_2_mdio_stop(ioaddr);
++}
++
++static int r8168dp_2_mdio_read(struct rtl8169_private *tp, int reg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ int value;
++
++ r8168dp_2_mdio_start(ioaddr);
++
++ value = r8169_mdio_read(tp, reg);
++
++ r8168dp_2_mdio_stop(ioaddr);
++
++ return value;
++}
++
++static void rtl_writephy(struct rtl8169_private *tp, int location, u32 val)
++{
++ tp->mdio_ops.write(tp, location, val);
++}
++
++static int rtl_readphy(struct rtl8169_private *tp, int location)
++{
++ return tp->mdio_ops.read(tp, location);
++}
++
++static void rtl_patchphy(struct rtl8169_private *tp, int reg_addr, int value)
++{
++ rtl_writephy(tp, reg_addr, rtl_readphy(tp, reg_addr) | value);
++}
++
++static void rtl_w1w0_phy(struct rtl8169_private *tp, int reg_addr, int p, int m)
++{
++ int val;
++
++ val = rtl_readphy(tp, reg_addr);
++ rtl_writephy(tp, reg_addr, (val | p) & ~m);
++}
++
++static void rtl_mdio_write(struct net_device *dev, int phy_id, int location,
++ int val)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl_writephy(tp, location, val);
++}
++
++static int rtl_mdio_read(struct net_device *dev, int phy_id, int location)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ return rtl_readphy(tp, location);
++}
++
++DECLARE_RTL_COND(rtl_ephyar_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(EPHYAR) & EPHYAR_FLAG;
++}
++
++static void rtl_ephy_write(struct rtl8169_private *tp, int reg_addr, int value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(EPHYAR, EPHYAR_WRITE_CMD | (value & EPHYAR_DATA_MASK) |
++ (reg_addr & EPHYAR_REG_MASK) << EPHYAR_REG_SHIFT);
++
++ rtl_udelay_loop_wait_low(tp, &rtl_ephyar_cond, 10, 100);
++
++ udelay(10);
++}
++
++static u16 rtl_ephy_read(struct rtl8169_private *tp, int reg_addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(EPHYAR, (reg_addr & EPHYAR_REG_MASK) << EPHYAR_REG_SHIFT);
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_ephyar_cond, 10, 100) ?
++ RTL_R32(EPHYAR) & EPHYAR_DATA_MASK : ~0;
++}
++
++static void rtl_eri_write(struct rtl8169_private *tp, int addr, u32 mask,
++ u32 val, int type)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ BUG_ON((addr & 3) || (mask == 0));
++ RTL_W32(ERIDR, val);
++ RTL_W32(ERIAR, ERIAR_WRITE_CMD | type | mask | addr);
++
++ rtl_udelay_loop_wait_low(tp, &rtl_eriar_cond, 100, 100);
++}
++
++static u32 rtl_eri_read(struct rtl8169_private *tp, int addr, int type)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(ERIAR, ERIAR_READ_CMD | type | ERIAR_MASK_1111 | addr);
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_eriar_cond, 100, 100) ?
++ RTL_R32(ERIDR) : ~0;
++}
++
++static void rtl_w1w0_eri(struct rtl8169_private *tp, int addr, u32 mask, u32 p,
++ u32 m, int type)
++{
++ u32 val;
++
++ val = rtl_eri_read(tp, addr, type);
++ rtl_eri_write(tp, addr, mask, (val & ~m) | p, type);
++}
++
++struct exgmac_reg {
++ u16 addr;
++ u16 mask;
++ u32 val;
++};
++
++static void rtl_write_exgmac_batch(struct rtl8169_private *tp,
++ const struct exgmac_reg *r, int len)
++{
++ while (len-- > 0) {
++ rtl_eri_write(tp, r->addr, r->mask, r->val, ERIAR_EXGMAC);
++ r++;
++ }
++}
++
++DECLARE_RTL_COND(rtl_efusear_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(EFUSEAR) & EFUSEAR_FLAG;
++}
++
++static u8 rtl8168d_efuse_read(struct rtl8169_private *tp, int reg_addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(EFUSEAR, (reg_addr & EFUSEAR_REG_MASK) << EFUSEAR_REG_SHIFT);
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_efusear_cond, 100, 300) ?
++ RTL_R32(EFUSEAR) & EFUSEAR_DATA_MASK : ~0;
++}
++
++static u16 rtl_get_events(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R16(IntrStatus);
++}
++
++static void rtl_ack_events(struct rtl8169_private *tp, u16 bits)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W16(IntrStatus, bits);
++ mmiowb();
++}
++
++static void rtl_irq_disable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W16(IntrMask, 0);
++ mmiowb();
++}
++
++static void rtl_irq_enable(struct rtl8169_private *tp, u16 bits)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W16(IntrMask, bits);
++}
++
++#define RTL_EVENT_NAPI_RX (RxOK | RxErr)
++#define RTL_EVENT_NAPI_TX (TxOK | TxErr)
++#define RTL_EVENT_NAPI (RTL_EVENT_NAPI_RX | RTL_EVENT_NAPI_TX)
++
++static void rtl_irq_enable_all(struct rtl8169_private *tp)
++{
++ rtl_irq_enable(tp, RTL_EVENT_NAPI | tp->event_slow);
++}
++
++static void rtl8169_irq_mask_and_ack(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ rtl_irq_disable(tp);
++ rtl_ack_events(tp, RTL_EVENT_NAPI | tp->event_slow);
++ RTL_R8(ChipCmd);
++}
++
++static unsigned int rtl8169_tbi_reset_pending(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(TBICSR) & TBIReset;
++}
++
++static unsigned int rtl8169_xmii_reset_pending(struct rtl8169_private *tp)
++{
++ return rtl_readphy(tp, MII_BMCR) & BMCR_RESET;
++}
++
++static unsigned int rtl8169_tbi_link_ok(void __iomem *ioaddr)
++{
++ return RTL_R32(TBICSR) & TBILinkOk;
++}
++
++static unsigned int rtl8169_xmii_link_ok(void __iomem *ioaddr)
++{
++ return RTL_R8(PHYstatus) & LinkStatus;
++}
++
++static void rtl8169_tbi_reset_enable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(TBICSR, RTL_R32(TBICSR) | TBIReset);
++}
++
++static void rtl8169_xmii_reset_enable(struct rtl8169_private *tp)
++{
++ unsigned int val;
++
++ val = rtl_readphy(tp, MII_BMCR) | BMCR_RESET;
++ rtl_writephy(tp, MII_BMCR, val & 0xffff);
++}
++
++static void rtl_link_chg_patch(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct net_device *dev = tp->dev;
++
++ if (!netif_running(dev))
++ return;
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_34 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_38) {
++ if (RTL_R8(PHYstatus) & _1000bpsF) {
++ rtl_eri_write(tp, 0x1bc, ERIAR_MASK_1111, 0x00000011,
++ ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0x1dc, ERIAR_MASK_1111, 0x00000005,
++ ERIAR_EXGMAC);
++ } else if (RTL_R8(PHYstatus) & _100bps) {
++ rtl_eri_write(tp, 0x1bc, ERIAR_MASK_1111, 0x0000001f,
++ ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0x1dc, ERIAR_MASK_1111, 0x00000005,
++ ERIAR_EXGMAC);
++ } else {
++ rtl_eri_write(tp, 0x1bc, ERIAR_MASK_1111, 0x0000001f,
++ ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0x1dc, ERIAR_MASK_1111, 0x0000003f,
++ ERIAR_EXGMAC);
++ }
++ /* Reset packet filter */
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x00, 0x01,
++ ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x01, 0x00,
++ ERIAR_EXGMAC);
++ } else if (tp->mac_version == RTL_GIGA_MAC_VER_35 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_36) {
++ if (RTL_R8(PHYstatus) & _1000bpsF) {
++ rtl_eri_write(tp, 0x1bc, ERIAR_MASK_1111, 0x00000011,
++ ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0x1dc, ERIAR_MASK_1111, 0x00000005,
++ ERIAR_EXGMAC);
++ } else {
++ rtl_eri_write(tp, 0x1bc, ERIAR_MASK_1111, 0x0000001f,
++ ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0x1dc, ERIAR_MASK_1111, 0x0000003f,
++ ERIAR_EXGMAC);
++ }
++ } else if (tp->mac_version == RTL_GIGA_MAC_VER_37) {
++ if (RTL_R8(PHYstatus) & _10bps) {
++ rtl_eri_write(tp, 0x1d0, ERIAR_MASK_0011, 0x4d02,
++ ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0x1dc, ERIAR_MASK_0011, 0x0060,
++ ERIAR_EXGMAC);
++ } else {
++ rtl_eri_write(tp, 0x1d0, ERIAR_MASK_0011, 0x0000,
++ ERIAR_EXGMAC);
++ }
++ }
++}
++
++static void __rtl8169_check_link_status(struct net_device *dev,
++ struct rtl8169_private *tp,
++ void __iomem *ioaddr, bool pm)
++{
++ if (tp->link_ok(ioaddr)) {
++ rtl_link_chg_patch(tp);
++ /* This is to cancel a scheduled suspend if there's one. */
++ if (pm)
++ pm_request_resume(&tp->pci_dev->dev);
++ netif_carrier_on(dev);
++ if (net_ratelimit())
++ netif_info(tp, ifup, dev, "link up\n");
++ } else {
++ netif_carrier_off(dev);
++ netif_info(tp, ifdown, dev, "link down\n");
++ if (pm)
++ pm_schedule_suspend(&tp->pci_dev->dev, 5000);
++ }
++}
++
++static void rtl8169_check_link_status(struct net_device *dev,
++ struct rtl8169_private *tp,
++ void __iomem *ioaddr)
++{
++ __rtl8169_check_link_status(dev, tp, ioaddr, false);
++}
++
++#define WAKE_ANY (WAKE_PHY | WAKE_MAGIC | WAKE_UCAST | WAKE_BCAST | WAKE_MCAST)
++
++static u32 __rtl8169_get_wol(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u8 options;
++ u32 wolopts = 0;
++
++ options = RTL_R8(Config1);
++ if (!(options & PMEnable))
++ return 0;
++
++ options = RTL_R8(Config3);
++ if (options & LinkUp)
++ wolopts |= WAKE_PHY;
++ if (options & MagicPacket)
++ wolopts |= WAKE_MAGIC;
++
++ options = RTL_R8(Config5);
++ if (options & UWF)
++ wolopts |= WAKE_UCAST;
++ if (options & BWF)
++ wolopts |= WAKE_BCAST;
++ if (options & MWF)
++ wolopts |= WAKE_MCAST;
++
++ return wolopts;
++}
++
++static void rtl8169_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl_lock_work(tp);
++
++ wol->supported = WAKE_ANY;
++ wol->wolopts = __rtl8169_get_wol(tp);
++
++ rtl_unlock_work(tp);
++}
++
++static void __rtl8169_set_wol(struct rtl8169_private *tp, u32 wolopts)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned int i;
++ static const struct {
++ u32 opt;
++ u16 reg;
++ u8 mask;
++ } cfg[] = {
++ { WAKE_PHY, Config3, LinkUp },
++ { WAKE_MAGIC, Config3, MagicPacket },
++ { WAKE_UCAST, Config5, UWF },
++ { WAKE_BCAST, Config5, BWF },
++ { WAKE_MCAST, Config5, MWF },
++ { WAKE_ANY, Config5, LanWake }
++ };
++ u8 options;
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++
++ for (i = 0; i < ARRAY_SIZE(cfg); i++) {
++ options = RTL_R8(cfg[i].reg) & ~cfg[i].mask;
++ if (wolopts & cfg[i].opt)
++ options |= cfg[i].mask;
++ RTL_W8(cfg[i].reg, options);
++ }
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_01 ... RTL_GIGA_MAC_VER_17:
++ options = RTL_R8(Config1) & ~PMEnable;
++ if (wolopts)
++ options |= PMEnable;
++ RTL_W8(Config1, options);
++ break;
++ default:
++ options = RTL_R8(Config2) & ~PME_SIGNAL;
++ if (wolopts)
++ options |= PME_SIGNAL;
++ RTL_W8(Config2, options);
++ break;
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++}
++
++static int rtl8169_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl_lock_work(tp);
++
++ if (wol->wolopts)
++ tp->features |= RTL_FEATURE_WOL;
++ else
++ tp->features &= ~RTL_FEATURE_WOL;
++ __rtl8169_set_wol(tp, wol->wolopts);
++
++ rtl_unlock_work(tp);
++
++ device_set_wakeup_enable(&tp->pci_dev->dev, wol->wolopts);
++
++ return 0;
++}
++
++static const char *rtl_lookup_firmware_name(struct rtl8169_private *tp)
++{
++ return rtl_chip_infos[tp->mac_version].fw_name;
++}
++
++static void rtl8169_get_drvinfo(struct net_device *dev,
++ struct ethtool_drvinfo *info)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ struct rtl_fw *rtl_fw = tp->rtl_fw;
++
++ strlcpy(info->driver, MODULENAME, sizeof(info->driver));
++ strlcpy(info->version, RTL8169_VERSION, sizeof(info->version));
++ strlcpy(info->bus_info, pci_name(tp->pci_dev), sizeof(info->bus_info));
++ BUILD_BUG_ON(sizeof(info->fw_version) < sizeof(rtl_fw->version));
++ if (!IS_ERR_OR_NULL(rtl_fw))
++ strlcpy(info->fw_version, rtl_fw->version,
++ sizeof(info->fw_version));
++}
++
++static int rtl8169_get_regs_len(struct net_device *dev)
++{
++ return R8169_REGS_SIZE;
++}
++
++static int rtl8169_set_speed_tbi(struct net_device *dev,
++ u8 autoneg, u16 speed, u8 duplex, u32 ignored)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ int ret = 0;
++ u32 reg;
++
++ reg = RTL_R32(TBICSR);
++ if ((autoneg == AUTONEG_DISABLE) && (speed == SPEED_1000) &&
++ (duplex == DUPLEX_FULL)) {
++ RTL_W32(TBICSR, reg & ~(TBINwEnable | TBINwRestart));
++ } else if (autoneg == AUTONEG_ENABLE)
++ RTL_W32(TBICSR, reg | TBINwEnable | TBINwRestart);
++ else {
++ netif_warn(tp, link, dev,
++ "incorrect speed setting refused in TBI mode\n");
++ ret = -EOPNOTSUPP;
++ }
++
++ return ret;
++}
++
++static int rtl8169_set_speed_xmii(struct net_device *dev,
++ u8 autoneg, u16 speed, u8 duplex, u32 adv)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ int giga_ctrl, bmcr;
++ int rc = -EINVAL;
++
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ if (autoneg == AUTONEG_ENABLE) {
++ int auto_nego;
++
++ auto_nego = rtl_readphy(tp, MII_ADVERTISE);
++ auto_nego &= ~(ADVERTISE_10HALF | ADVERTISE_10FULL |
++ ADVERTISE_100HALF | ADVERTISE_100FULL);
++
++ if (adv & ADVERTISED_10baseT_Half)
++ auto_nego |= ADVERTISE_10HALF;
++ if (adv & ADVERTISED_10baseT_Full)
++ auto_nego |= ADVERTISE_10FULL;
++ if (adv & ADVERTISED_100baseT_Half)
++ auto_nego |= ADVERTISE_100HALF;
++ if (adv & ADVERTISED_100baseT_Full)
++ auto_nego |= ADVERTISE_100FULL;
++
++ auto_nego |= ADVERTISE_PAUSE_CAP | ADVERTISE_PAUSE_ASYM;
++
++ giga_ctrl = rtl_readphy(tp, MII_CTRL1000);
++ giga_ctrl &= ~(ADVERTISE_1000FULL | ADVERTISE_1000HALF);
++
++ /* The 8100e/8101e/8102e do Fast Ethernet only. */
++ if (tp->mii.supports_gmii) {
++ if (adv & ADVERTISED_1000baseT_Half)
++ giga_ctrl |= ADVERTISE_1000HALF;
++ if (adv & ADVERTISED_1000baseT_Full)
++ giga_ctrl |= ADVERTISE_1000FULL;
++ } else if (adv & (ADVERTISED_1000baseT_Half |
++ ADVERTISED_1000baseT_Full)) {
++ netif_info(tp, link, dev,
++ "PHY does not support 1000Mbps\n");
++ goto out;
++ }
++
++ bmcr = BMCR_ANENABLE | BMCR_ANRESTART;
++
++ rtl_writephy(tp, MII_ADVERTISE, auto_nego);
++ rtl_writephy(tp, MII_CTRL1000, giga_ctrl);
++ } else {
++ giga_ctrl = 0;
++
++ if (speed == SPEED_10)
++ bmcr = 0;
++ else if (speed == SPEED_100)
++ bmcr = BMCR_SPEED100;
++ else
++ goto out;
++
++ if (duplex == DUPLEX_FULL)
++ bmcr |= BMCR_FULLDPLX;
++ }
++
++ rtl_writephy(tp, MII_BMCR, bmcr);
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_02 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_03) {
++ if ((speed == SPEED_100) && (autoneg != AUTONEG_ENABLE)) {
++ rtl_writephy(tp, 0x17, 0x2138);
++ rtl_writephy(tp, 0x0e, 0x0260);
++ } else {
++ rtl_writephy(tp, 0x17, 0x2108);
++ rtl_writephy(tp, 0x0e, 0x0000);
++ }
++ }
++
++ rc = 0;
++out:
++ return rc;
++}
++
++static int rtl8169_set_speed(struct net_device *dev,
++ u8 autoneg, u16 speed, u8 duplex, u32 advertising)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ int ret;
++
++ ret = tp->set_speed(dev, autoneg, speed, duplex, advertising);
++ if (ret < 0)
++ goto out;
++
++ if (netif_running(dev) && (autoneg == AUTONEG_ENABLE) &&
++ (advertising & ADVERTISED_1000baseT_Full)) {
++ mod_timer(&tp->timer, jiffies + RTL8169_PHY_TIMEOUT);
++ }
++out:
++ return ret;
++}
++
++static int rtl8169_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ int ret;
++
++ del_timer_sync(&tp->timer);
++
++ rtl_lock_work(tp);
++ ret = rtl8169_set_speed(dev, cmd->autoneg, ethtool_cmd_speed(cmd),
++ cmd->duplex, cmd->advertising);
++ rtl_unlock_work(tp);
++
++ return ret;
++}
++
++static netdev_features_t rtl8169_fix_features(struct net_device *dev,
++ netdev_features_t features)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (dev->mtu > TD_MSS_MAX)
++ features &= ~NETIF_F_ALL_TSO;
++
++ if (dev->mtu > JUMBO_1K &&
++ !rtl_chip_infos[tp->mac_version].jumbo_tx_csum)
++ features &= ~NETIF_F_IP_CSUM;
++
++ return features;
++}
++
++static void __rtl8169_set_features(struct net_device *dev,
++ netdev_features_t features)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ netdev_features_t changed = features ^ dev->features;
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (!(changed & (NETIF_F_RXALL | NETIF_F_RXCSUM | NETIF_F_HW_VLAN_RX)))
++ return;
++
++ if (changed & (NETIF_F_RXCSUM | NETIF_F_HW_VLAN_RX)) {
++ if (features & NETIF_F_RXCSUM)
++ tp->cp_cmd |= RxChkSum;
++ else
++ tp->cp_cmd &= ~RxChkSum;
++
++ if (dev->features & NETIF_F_HW_VLAN_RX)
++ tp->cp_cmd |= RxVlan;
++ else
++ tp->cp_cmd &= ~RxVlan;
++
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++ RTL_R16(CPlusCmd);
++ }
++ if (changed & NETIF_F_RXALL) {
++ int tmp = (RTL_R32(RxConfig) & ~(AcceptErr | AcceptRunt));
++ if (features & NETIF_F_RXALL)
++ tmp |= (AcceptErr | AcceptRunt);
++ RTL_W32(RxConfig, tmp);
++ }
++}
++
++static int rtl8169_set_features(struct net_device *dev,
++ netdev_features_t features)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl_lock_work(tp);
++ __rtl8169_set_features(dev, features);
++ rtl_unlock_work(tp);
++
++ return 0;
++}
++
++
++static inline u32 rtl8169_tx_vlan_tag(struct rtl8169_private *tp,
++ struct sk_buff *skb)
++{
++ return (vlan_tx_tag_present(skb)) ?
++ TxVlanTag | swab16(vlan_tx_tag_get(skb)) : 0x00;
++}
++
++static void rtl8169_rx_vlan_tag(struct RxDesc *desc, struct sk_buff *skb)
++{
++ u32 opts2 = le32_to_cpu(desc->opts2);
++
++ if (opts2 & RxVlanTag)
++ __vlan_hwaccel_put_tag(skb, swab16(opts2 & 0xffff));
++
++ desc->opts2 = 0;
++}
++
++static int rtl8169_gset_tbi(struct net_device *dev, struct ethtool_cmd *cmd)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 status;
++
++ cmd->supported =
++ SUPPORTED_1000baseT_Full | SUPPORTED_Autoneg | SUPPORTED_FIBRE;
++ cmd->port = PORT_FIBRE;
++ cmd->transceiver = XCVR_INTERNAL;
++
++ status = RTL_R32(TBICSR);
++ cmd->advertising = (status & TBINwEnable) ? ADVERTISED_Autoneg : 0;
++ cmd->autoneg = !!(status & TBINwEnable);
++
++ ethtool_cmd_speed_set(cmd, SPEED_1000);
++ cmd->duplex = DUPLEX_FULL; /* Always set */
++
++ return 0;
++}
++
++static int rtl8169_gset_xmii(struct net_device *dev, struct ethtool_cmd *cmd)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ return mii_ethtool_gset(&tp->mii, cmd);
++}
++
++static int rtl8169_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ int rc;
++
++ rtl_lock_work(tp);
++ rc = tp->get_settings(dev, cmd);
++ rtl_unlock_work(tp);
++
++ return rc;
++}
++
++static void rtl8169_get_regs(struct net_device *dev, struct ethtool_regs *regs,
++ void *p)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (regs->len > R8169_REGS_SIZE)
++ regs->len = R8169_REGS_SIZE;
++
++ rtl_lock_work(tp);
++ memcpy_fromio(p, tp->mmio_addr, regs->len);
++ rtl_unlock_work(tp);
++}
++
++static u32 rtl8169_get_msglevel(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ return tp->msg_enable;
++}
++
++static void rtl8169_set_msglevel(struct net_device *dev, u32 value)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ tp->msg_enable = value;
++}
++
++static const char rtl8169_gstrings[][ETH_GSTRING_LEN] = {
++ "tx_packets",
++ "rx_packets",
++ "tx_errors",
++ "rx_errors",
++ "rx_missed",
++ "align_errors",
++ "tx_single_collisions",
++ "tx_multi_collisions",
++ "unicast",
++ "broadcast",
++ "multicast",
++ "tx_aborted",
++ "tx_underrun",
++};
++
++static int rtl8169_get_sset_count(struct net_device *dev, int sset)
++{
++ switch (sset) {
++ case ETH_SS_STATS:
++ return ARRAY_SIZE(rtl8169_gstrings);
++ default:
++ return -EOPNOTSUPP;
++ }
++}
++
++DECLARE_RTL_COND(rtl_counters_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(CounterAddrLow) & CounterDump;
++}
++
++static void rtl8169_update_counters(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct device *d = &tp->pci_dev->dev;
++ struct rtl8169_counters *counters;
++ dma_addr_t paddr;
++ u32 cmd;
++
++ /*
++ * Some chips are unable to dump tally counters when the receiver
++ * is disabled.
++ */
++ if ((RTL_R8(ChipCmd) & CmdRxEnb) == 0)
++ return;
++
++ counters = dma_alloc_coherent(d, sizeof(*counters), &paddr, GFP_KERNEL);
++ if (!counters)
++ return;
++
++ RTL_W32(CounterAddrHigh, (u64)paddr >> 32);
++ cmd = (u64)paddr & DMA_BIT_MASK(32);
++ RTL_W32(CounterAddrLow, cmd);
++ RTL_W32(CounterAddrLow, cmd | CounterDump);
++
++ if (rtl_udelay_loop_wait_low(tp, &rtl_counters_cond, 10, 1000))
++ memcpy(&tp->counters, counters, sizeof(*counters));
++
++ RTL_W32(CounterAddrLow, 0);
++ RTL_W32(CounterAddrHigh, 0);
++
++ dma_free_coherent(d, sizeof(*counters), counters, paddr);
++}
++
++static void rtl8169_get_ethtool_stats(struct net_device *dev,
++ struct ethtool_stats *stats, u64 *data)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ ASSERT_RTNL();
++
++ rtl8169_update_counters(dev);
++
++ data[0] = le64_to_cpu(tp->counters.tx_packets);
++ data[1] = le64_to_cpu(tp->counters.rx_packets);
++ data[2] = le64_to_cpu(tp->counters.tx_errors);
++ data[3] = le32_to_cpu(tp->counters.rx_errors);
++ data[4] = le16_to_cpu(tp->counters.rx_missed);
++ data[5] = le16_to_cpu(tp->counters.align_errors);
++ data[6] = le32_to_cpu(tp->counters.tx_one_collision);
++ data[7] = le32_to_cpu(tp->counters.tx_multi_collision);
++ data[8] = le64_to_cpu(tp->counters.rx_unicast);
++ data[9] = le64_to_cpu(tp->counters.rx_broadcast);
++ data[10] = le32_to_cpu(tp->counters.rx_multicast);
++ data[11] = le16_to_cpu(tp->counters.tx_aborted);
++ data[12] = le16_to_cpu(tp->counters.tx_underun);
++}
++
++static void rtl8169_get_strings(struct net_device *dev, u32 stringset, u8 *data)
++{
++ switch(stringset) {
++ case ETH_SS_STATS:
++ memcpy(data, *rtl8169_gstrings, sizeof(rtl8169_gstrings));
++ break;
++ }
++}
++
++static const struct ethtool_ops rtl8169_ethtool_ops = {
++ .get_drvinfo = rtl8169_get_drvinfo,
++ .get_regs_len = rtl8169_get_regs_len,
++ .get_link = ethtool_op_get_link,
++ .get_settings = rtl8169_get_settings,
++ .set_settings = rtl8169_set_settings,
++ .get_msglevel = rtl8169_get_msglevel,
++ .set_msglevel = rtl8169_set_msglevel,
++ .get_regs = rtl8169_get_regs,
++ .get_wol = rtl8169_get_wol,
++ .set_wol = rtl8169_set_wol,
++ .get_strings = rtl8169_get_strings,
++ .get_sset_count = rtl8169_get_sset_count,
++ .get_ethtool_stats = rtl8169_get_ethtool_stats,
++ .get_ts_info = ethtool_op_get_ts_info,
++};
++
++static void rtl8169_get_mac_version(struct rtl8169_private *tp,
++ struct net_device *dev, u8 default_version)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ /*
++ * The driver currently handles the 8168Bf and the 8168Be identically
++ * but they can be identified more specifically through the test below
++ * if needed:
++ *
++ * (RTL_R32(TxConfig) & 0x700000) == 0x500000 ? 8168Bf : 8168Be
++ *
++ * Same thing for the 8101Eb and the 8101Ec:
++ *
++ * (RTL_R32(TxConfig) & 0x700000) == 0x200000 ? 8101Eb : 8101Ec
++ */
++ static const struct rtl_mac_info {
++ u32 mask;
++ u32 val;
++ int mac_version;
++ } mac_info[] = {
++ /* 8168G family. */
++ { 0x7cf00000, 0x4c100000, RTL_GIGA_MAC_VER_41 },
++ { 0x7cf00000, 0x4c000000, RTL_GIGA_MAC_VER_40 },
++
++ /* 8168F family. */
++ { 0x7c800000, 0x48800000, RTL_GIGA_MAC_VER_38 },
++ { 0x7cf00000, 0x48100000, RTL_GIGA_MAC_VER_36 },
++ { 0x7cf00000, 0x48000000, RTL_GIGA_MAC_VER_35 },
++
++ /* 8168E family. */
++ { 0x7c800000, 0x2c800000, RTL_GIGA_MAC_VER_34 },
++ { 0x7cf00000, 0x2c200000, RTL_GIGA_MAC_VER_33 },
++ { 0x7cf00000, 0x2c100000, RTL_GIGA_MAC_VER_32 },
++ { 0x7c800000, 0x2c000000, RTL_GIGA_MAC_VER_33 },
++
++ /* 8168D family. */
++ { 0x7cf00000, 0x28300000, RTL_GIGA_MAC_VER_26 },
++ { 0x7cf00000, 0x28100000, RTL_GIGA_MAC_VER_25 },
++ { 0x7c800000, 0x28000000, RTL_GIGA_MAC_VER_26 },
++
++ /* 8168DP family. */
++ { 0x7cf00000, 0x28800000, RTL_GIGA_MAC_VER_27 },
++ { 0x7cf00000, 0x28a00000, RTL_GIGA_MAC_VER_28 },
++ { 0x7cf00000, 0x28b00000, RTL_GIGA_MAC_VER_31 },
++
++ /* 8168C family. */
++ { 0x7cf00000, 0x3cb00000, RTL_GIGA_MAC_VER_24 },
++ { 0x7cf00000, 0x3c900000, RTL_GIGA_MAC_VER_23 },
++ { 0x7cf00000, 0x3c800000, RTL_GIGA_MAC_VER_18 },
++ { 0x7c800000, 0x3c800000, RTL_GIGA_MAC_VER_24 },
++ { 0x7cf00000, 0x3c000000, RTL_GIGA_MAC_VER_19 },
++ { 0x7cf00000, 0x3c200000, RTL_GIGA_MAC_VER_20 },
++ { 0x7cf00000, 0x3c300000, RTL_GIGA_MAC_VER_21 },
++ { 0x7cf00000, 0x3c400000, RTL_GIGA_MAC_VER_22 },
++ { 0x7c800000, 0x3c000000, RTL_GIGA_MAC_VER_22 },
++
++ /* 8168B family. */
++ { 0x7cf00000, 0x38000000, RTL_GIGA_MAC_VER_12 },
++ { 0x7cf00000, 0x38500000, RTL_GIGA_MAC_VER_17 },
++ { 0x7c800000, 0x38000000, RTL_GIGA_MAC_VER_17 },
++ { 0x7c800000, 0x30000000, RTL_GIGA_MAC_VER_11 },
++
++ /* 8101 family. */
++ { 0x7cf00000, 0x44900000, RTL_GIGA_MAC_VER_39 },
++ { 0x7c800000, 0x44800000, RTL_GIGA_MAC_VER_39 },
++ { 0x7c800000, 0x44000000, RTL_GIGA_MAC_VER_37 },
++ { 0x7cf00000, 0x40b00000, RTL_GIGA_MAC_VER_30 },
++ { 0x7cf00000, 0x40a00000, RTL_GIGA_MAC_VER_30 },
++ { 0x7cf00000, 0x40900000, RTL_GIGA_MAC_VER_29 },
++ { 0x7c800000, 0x40800000, RTL_GIGA_MAC_VER_30 },
++ { 0x7cf00000, 0x34a00000, RTL_GIGA_MAC_VER_09 },
++ { 0x7cf00000, 0x24a00000, RTL_GIGA_MAC_VER_09 },
++ { 0x7cf00000, 0x34900000, RTL_GIGA_MAC_VER_08 },
++ { 0x7cf00000, 0x24900000, RTL_GIGA_MAC_VER_08 },
++ { 0x7cf00000, 0x34800000, RTL_GIGA_MAC_VER_07 },
++ { 0x7cf00000, 0x24800000, RTL_GIGA_MAC_VER_07 },
++ { 0x7cf00000, 0x34000000, RTL_GIGA_MAC_VER_13 },
++ { 0x7cf00000, 0x34300000, RTL_GIGA_MAC_VER_10 },
++ { 0x7cf00000, 0x34200000, RTL_GIGA_MAC_VER_16 },
++ { 0x7c800000, 0x34800000, RTL_GIGA_MAC_VER_09 },
++ { 0x7c800000, 0x24800000, RTL_GIGA_MAC_VER_09 },
++ { 0x7c800000, 0x34000000, RTL_GIGA_MAC_VER_16 },
++ /* FIXME: where did these entries come from ? -- FR */
++ { 0xfc800000, 0x38800000, RTL_GIGA_MAC_VER_15 },
++ { 0xfc800000, 0x30800000, RTL_GIGA_MAC_VER_14 },
++
++ /* 8110 family. */
++ { 0xfc800000, 0x98000000, RTL_GIGA_MAC_VER_06 },
++ { 0xfc800000, 0x18000000, RTL_GIGA_MAC_VER_05 },
++ { 0xfc800000, 0x10000000, RTL_GIGA_MAC_VER_04 },
++ { 0xfc800000, 0x04000000, RTL_GIGA_MAC_VER_03 },
++ { 0xfc800000, 0x00800000, RTL_GIGA_MAC_VER_02 },
++ { 0xfc800000, 0x00000000, RTL_GIGA_MAC_VER_01 },
++
++ /* Catch-all */
++ { 0x00000000, 0x00000000, RTL_GIGA_MAC_NONE }
++ };
++ const struct rtl_mac_info *p = mac_info;
++ u32 reg;
++
++ reg = RTL_R32(TxConfig);
++ while ((reg & p->mask) != p->val)
++ p++;
++ tp->mac_version = p->mac_version;
++
++ if (tp->mac_version == RTL_GIGA_MAC_NONE) {
++ netif_notice(tp, probe, dev,
++ "unknown MAC, using family default\n");
++ tp->mac_version = default_version;
++ }
++}
++
++static void rtl8169_print_mac_version(struct rtl8169_private *tp)
++{
++ dprintk("mac_version = 0x%02x\n", tp->mac_version);
++}
++
++struct phy_reg {
++ u16 reg;
++ u16 val;
++};
++
++static void rtl_writephy_batch(struct rtl8169_private *tp,
++ const struct phy_reg *regs, int len)
++{
++ while (len-- > 0) {
++ rtl_writephy(tp, regs->reg, regs->val);
++ regs++;
++ }
++}
++
++#define PHY_READ 0x00000000
++#define PHY_DATA_OR 0x10000000
++#define PHY_DATA_AND 0x20000000
++#define PHY_BJMPN 0x30000000
++#define PHY_READ_EFUSE 0x40000000
++#define PHY_READ_MAC_BYTE 0x50000000
++#define PHY_WRITE_MAC_BYTE 0x60000000
++#define PHY_CLEAR_READCOUNT 0x70000000
++#define PHY_WRITE 0x80000000
++#define PHY_READCOUNT_EQ_SKIP 0x90000000
++#define PHY_COMP_EQ_SKIPN 0xa0000000
++#define PHY_COMP_NEQ_SKIPN 0xb0000000
++#define PHY_WRITE_PREVIOUS 0xc0000000
++#define PHY_SKIPN 0xd0000000
++#define PHY_DELAY_MS 0xe0000000
++#define PHY_WRITE_ERI_WORD 0xf0000000
++
++struct fw_info {
++ u32 magic;
++ char version[RTL_VER_SIZE];
++ __le32 fw_start;
++ __le32 fw_len;
++ u8 chksum;
++} __packed;
++
++#define FW_OPCODE_SIZE sizeof(typeof(*((struct rtl_fw_phy_action *)0)->code))
++
++static bool rtl_fw_format_ok(struct rtl8169_private *tp, struct rtl_fw *rtl_fw)
++{
++ const struct firmware *fw = rtl_fw->fw;
++ struct fw_info *fw_info = (struct fw_info *)fw->data;
++ struct rtl_fw_phy_action *pa = &rtl_fw->phy_action;
++ char *version = rtl_fw->version;
++ bool rc = false;
++
++ if (fw->size < FW_OPCODE_SIZE)
++ goto out;
++
++ if (!fw_info->magic) {
++ size_t i, size, start;
++ u8 checksum = 0;
++
++ if (fw->size < sizeof(*fw_info))
++ goto out;
++
++ for (i = 0; i < fw->size; i++)
++ checksum += fw->data[i];
++ if (checksum != 0)
++ goto out;
++
++ start = le32_to_cpu(fw_info->fw_start);
++ if (start > fw->size)
++ goto out;
++
++ size = le32_to_cpu(fw_info->fw_len);
++ if (size > (fw->size - start) / FW_OPCODE_SIZE)
++ goto out;
++
++ memcpy(version, fw_info->version, RTL_VER_SIZE);
++
++ pa->code = (__le32 *)(fw->data + start);
++ pa->size = size;
++ } else {
++ if (fw->size % FW_OPCODE_SIZE)
++ goto out;
++
++ strlcpy(version, rtl_lookup_firmware_name(tp), RTL_VER_SIZE);
++
++ pa->code = (__le32 *)fw->data;
++ pa->size = fw->size / FW_OPCODE_SIZE;
++ }
++ version[RTL_VER_SIZE - 1] = 0;
++
++ rc = true;
++out:
++ return rc;
++}
++
++static bool rtl_fw_data_ok(struct rtl8169_private *tp, struct net_device *dev,
++ struct rtl_fw_phy_action *pa)
++{
++ bool rc = false;
++ size_t index;
++
++ for (index = 0; index < pa->size; index++) {
++ u32 action = le32_to_cpu(pa->code[index]);
++ u32 regno = (action & 0x0fff0000) >> 16;
++
++ switch(action & 0xf0000000) {
++ case PHY_READ:
++ case PHY_DATA_OR:
++ case PHY_DATA_AND:
++ case PHY_READ_EFUSE:
++ case PHY_CLEAR_READCOUNT:
++ case PHY_WRITE:
++ case PHY_WRITE_PREVIOUS:
++ case PHY_DELAY_MS:
++ break;
++
++ case PHY_BJMPN:
++ if (regno > index) {
++ netif_err(tp, ifup, tp->dev,
++ "Out of range of firmware\n");
++ goto out;
++ }
++ break;
++ case PHY_READCOUNT_EQ_SKIP:
++ if (index + 2 >= pa->size) {
++ netif_err(tp, ifup, tp->dev,
++ "Out of range of firmware\n");
++ goto out;
++ }
++ break;
++ case PHY_COMP_EQ_SKIPN:
++ case PHY_COMP_NEQ_SKIPN:
++ case PHY_SKIPN:
++ if (index + 1 + regno >= pa->size) {
++ netif_err(tp, ifup, tp->dev,
++ "Out of range of firmware\n");
++ goto out;
++ }
++ break;
++
++ case PHY_READ_MAC_BYTE:
++ case PHY_WRITE_MAC_BYTE:
++ case PHY_WRITE_ERI_WORD:
++ default:
++ netif_err(tp, ifup, tp->dev,
++ "Invalid action 0x%08x\n", action);
++ goto out;
++ }
++ }
++ rc = true;
++out:
++ return rc;
++}
++
++static int rtl_check_firmware(struct rtl8169_private *tp, struct rtl_fw *rtl_fw)
++{
++ struct net_device *dev = tp->dev;
++ int rc = -EINVAL;
++
++ if (!rtl_fw_format_ok(tp, rtl_fw)) {
++ netif_err(tp, ifup, dev, "invalid firwmare\n");
++ goto out;
++ }
++
++ if (rtl_fw_data_ok(tp, dev, &rtl_fw->phy_action))
++ rc = 0;
++out:
++ return rc;
++}
++
++static void rtl_phy_write_fw(struct rtl8169_private *tp, struct rtl_fw *rtl_fw)
++{
++ struct rtl_fw_phy_action *pa = &rtl_fw->phy_action;
++ u32 predata, count;
++ size_t index;
++
++ predata = count = 0;
++
++ for (index = 0; index < pa->size; ) {
++ u32 action = le32_to_cpu(pa->code[index]);
++ u32 data = action & 0x0000ffff;
++ u32 regno = (action & 0x0fff0000) >> 16;
++
++ if (!action)
++ break;
++
++ switch(action & 0xf0000000) {
++ case PHY_READ:
++ predata = rtl_readphy(tp, regno);
++ count++;
++ index++;
++ break;
++ case PHY_DATA_OR:
++ predata |= data;
++ index++;
++ break;
++ case PHY_DATA_AND:
++ predata &= data;
++ index++;
++ break;
++ case PHY_BJMPN:
++ index -= regno;
++ break;
++ case PHY_READ_EFUSE:
++ predata = rtl8168d_efuse_read(tp, regno);
++ index++;
++ break;
++ case PHY_CLEAR_READCOUNT:
++ count = 0;
++ index++;
++ break;
++ case PHY_WRITE:
++ rtl_writephy(tp, regno, data);
++ index++;
++ break;
++ case PHY_READCOUNT_EQ_SKIP:
++ index += (count == data) ? 2 : 1;
++ break;
++ case PHY_COMP_EQ_SKIPN:
++ if (predata == data)
++ index += regno;
++ index++;
++ break;
++ case PHY_COMP_NEQ_SKIPN:
++ if (predata != data)
++ index += regno;
++ index++;
++ break;
++ case PHY_WRITE_PREVIOUS:
++ rtl_writephy(tp, regno, predata);
++ index++;
++ break;
++ case PHY_SKIPN:
++ index += regno + 1;
++ break;
++ case PHY_DELAY_MS:
++ mdelay(data);
++ index++;
++ break;
++
++ case PHY_READ_MAC_BYTE:
++ case PHY_WRITE_MAC_BYTE:
++ case PHY_WRITE_ERI_WORD:
++ default:
++ BUG();
++ }
++ }
++}
++
++static void rtl_release_firmware(struct rtl8169_private *tp)
++{
++ if (!IS_ERR_OR_NULL(tp->rtl_fw)) {
++ release_firmware(tp->rtl_fw->fw);
++ kfree(tp->rtl_fw);
++ }
++ tp->rtl_fw = RTL_FIRMWARE_UNKNOWN;
++}
++
++static void rtl_apply_firmware(struct rtl8169_private *tp)
++{
++ struct rtl_fw *rtl_fw = tp->rtl_fw;
++
++ /* TODO: release firmware once rtl_phy_write_fw signals failures. */
++ if (!IS_ERR_OR_NULL(rtl_fw))
++ rtl_phy_write_fw(tp, rtl_fw);
++}
++
++static void rtl_apply_firmware_cond(struct rtl8169_private *tp, u8 reg, u16 val)
++{
++ if (rtl_readphy(tp, reg) != val)
++ netif_warn(tp, hw, tp->dev, "chipset not ready for firmware\n");
++ else
++ rtl_apply_firmware(tp);
++}
++
++static void rtl8169s_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x06, 0x006e },
++ { 0x08, 0x0708 },
++ { 0x15, 0x4000 },
++ { 0x18, 0x65c7 },
++
++ { 0x1f, 0x0001 },
++ { 0x03, 0x00a1 },
++ { 0x02, 0x0008 },
++ { 0x01, 0x0120 },
++ { 0x00, 0x1000 },
++ { 0x04, 0x0800 },
++ { 0x04, 0x0000 },
++
++ { 0x03, 0xff41 },
++ { 0x02, 0xdf60 },
++ { 0x01, 0x0140 },
++ { 0x00, 0x0077 },
++ { 0x04, 0x7800 },
++ { 0x04, 0x7000 },
++
++ { 0x03, 0x802f },
++ { 0x02, 0x4f02 },
++ { 0x01, 0x0409 },
++ { 0x00, 0xf0f9 },
++ { 0x04, 0x9800 },
++ { 0x04, 0x9000 },
++
++ { 0x03, 0xdf01 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0xff95 },
++ { 0x00, 0xba00 },
++ { 0x04, 0xa800 },
++ { 0x04, 0xa000 },
++
++ { 0x03, 0xff41 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0x0140 },
++ { 0x00, 0x00bb },
++ { 0x04, 0xb800 },
++ { 0x04, 0xb000 },
++
++ { 0x03, 0xdf41 },
++ { 0x02, 0xdc60 },
++ { 0x01, 0x6340 },
++ { 0x00, 0x007d },
++ { 0x04, 0xd800 },
++ { 0x04, 0xd000 },
++
++ { 0x03, 0xdf01 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0x100a },
++ { 0x00, 0xa0ff },
++ { 0x04, 0xf800 },
++ { 0x04, 0xf000 },
++
++ { 0x1f, 0x0000 },
++ { 0x0b, 0x0000 },
++ { 0x00, 0x9200 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8169sb_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0002 },
++ { 0x01, 0x90d0 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8169scd_hw_phy_config_quirk(struct rtl8169_private *tp)
++{
++ struct pci_dev *pdev = tp->pci_dev;
++
++ if ((pdev->subsystem_vendor != PCI_VENDOR_ID_GIGABYTE) ||
++ (pdev->subsystem_device != 0xe000))
++ return;
++
++ rtl_writephy(tp, 0x1f, 0x0001);
++ rtl_writephy(tp, 0x10, 0xf01b);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8169scd_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x04, 0x0000 },
++ { 0x03, 0x00a1 },
++ { 0x02, 0x0008 },
++ { 0x01, 0x0120 },
++ { 0x00, 0x1000 },
++ { 0x04, 0x0800 },
++ { 0x04, 0x9000 },
++ { 0x03, 0x802f },
++ { 0x02, 0x4f02 },
++ { 0x01, 0x0409 },
++ { 0x00, 0xf099 },
++ { 0x04, 0x9800 },
++ { 0x04, 0xa000 },
++ { 0x03, 0xdf01 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0xff95 },
++ { 0x00, 0xba00 },
++ { 0x04, 0xa800 },
++ { 0x04, 0xf000 },
++ { 0x03, 0xdf01 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0x101a },
++ { 0x00, 0xa0ff },
++ { 0x04, 0xf800 },
++ { 0x04, 0x0000 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0001 },
++ { 0x10, 0xf41b },
++ { 0x14, 0xfb54 },
++ { 0x18, 0xf5c7 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0001 },
++ { 0x17, 0x0cc0 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ rtl8169scd_hw_phy_config_quirk(tp);
++}
++
++static void rtl8169sce_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x04, 0x0000 },
++ { 0x03, 0x00a1 },
++ { 0x02, 0x0008 },
++ { 0x01, 0x0120 },
++ { 0x00, 0x1000 },
++ { 0x04, 0x0800 },
++ { 0x04, 0x9000 },
++ { 0x03, 0x802f },
++ { 0x02, 0x4f02 },
++ { 0x01, 0x0409 },
++ { 0x00, 0xf099 },
++ { 0x04, 0x9800 },
++ { 0x04, 0xa000 },
++ { 0x03, 0xdf01 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0xff95 },
++ { 0x00, 0xba00 },
++ { 0x04, 0xa800 },
++ { 0x04, 0xf000 },
++ { 0x03, 0xdf01 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0x101a },
++ { 0x00, 0xa0ff },
++ { 0x04, 0xf800 },
++ { 0x04, 0x0000 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0001 },
++ { 0x0b, 0x8480 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0001 },
++ { 0x18, 0x67c7 },
++ { 0x04, 0x2000 },
++ { 0x03, 0x002f },
++ { 0x02, 0x4360 },
++ { 0x01, 0x0109 },
++ { 0x00, 0x3022 },
++ { 0x04, 0x2800 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0001 },
++ { 0x17, 0x0cc0 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8168bb_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x10, 0xf41b },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy(tp, 0x1f, 0x0001);
++ rtl_patchphy(tp, 0x16, 1 << 0);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8168bef_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x10, 0xf41b },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8168cp_1_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0000 },
++ { 0x1d, 0x0f00 },
++ { 0x1f, 0x0002 },
++ { 0x0c, 0x1ec8 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8168cp_2_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x1d, 0x3d98 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_patchphy(tp, 0x14, 1 << 5);
++ rtl_patchphy(tp, 0x0d, 1 << 5);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8168c_1_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x12, 0x2300 },
++ { 0x1f, 0x0002 },
++ { 0x00, 0x88d4 },
++ { 0x01, 0x82b1 },
++ { 0x03, 0x7002 },
++ { 0x08, 0x9e30 },
++ { 0x09, 0x01f0 },
++ { 0x0a, 0x5500 },
++ { 0x0c, 0x00c8 },
++ { 0x1f, 0x0003 },
++ { 0x12, 0xc096 },
++ { 0x16, 0x000a },
++ { 0x1f, 0x0000 },
++ { 0x1f, 0x0000 },
++ { 0x09, 0x2000 },
++ { 0x09, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ rtl_patchphy(tp, 0x14, 1 << 5);
++ rtl_patchphy(tp, 0x0d, 1 << 5);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168c_2_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x12, 0x2300 },
++ { 0x03, 0x802f },
++ { 0x02, 0x4f02 },
++ { 0x01, 0x0409 },
++ { 0x00, 0xf099 },
++ { 0x04, 0x9800 },
++ { 0x04, 0x9000 },
++ { 0x1d, 0x3d98 },
++ { 0x1f, 0x0002 },
++ { 0x0c, 0x7eb8 },
++ { 0x06, 0x0761 },
++ { 0x1f, 0x0003 },
++ { 0x16, 0x0f0a },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ rtl_patchphy(tp, 0x16, 1 << 0);
++ rtl_patchphy(tp, 0x14, 1 << 5);
++ rtl_patchphy(tp, 0x0d, 1 << 5);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168c_3_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x12, 0x2300 },
++ { 0x1d, 0x3d98 },
++ { 0x1f, 0x0002 },
++ { 0x0c, 0x7eb8 },
++ { 0x06, 0x5461 },
++ { 0x1f, 0x0003 },
++ { 0x16, 0x0f0a },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ rtl_patchphy(tp, 0x16, 1 << 0);
++ rtl_patchphy(tp, 0x14, 1 << 5);
++ rtl_patchphy(tp, 0x0d, 1 << 5);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168c_4_hw_phy_config(struct rtl8169_private *tp)
++{
++ rtl8168c_3_hw_phy_config(tp);
++}
++
++static void rtl8168d_1_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init_0[] = {
++ /* Channel Estimation */
++ { 0x1f, 0x0001 },
++ { 0x06, 0x4064 },
++ { 0x07, 0x2863 },
++ { 0x08, 0x059c },
++ { 0x09, 0x26b4 },
++ { 0x0a, 0x6a19 },
++ { 0x0b, 0xdcc8 },
++ { 0x10, 0xf06d },
++ { 0x14, 0x7f68 },
++ { 0x18, 0x7fd9 },
++ { 0x1c, 0xf0ff },
++ { 0x1d, 0x3d9c },
++ { 0x1f, 0x0003 },
++ { 0x12, 0xf49f },
++ { 0x13, 0x070b },
++ { 0x1a, 0x05ad },
++ { 0x14, 0x94c0 },
++
++ /*
++ * Tx Error Issue
++ * Enhance line driver power
++ */
++ { 0x1f, 0x0002 },
++ { 0x06, 0x5561 },
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8332 },
++ { 0x06, 0x5561 },
++
++ /*
++ * Can not link to 1Gbps with bad cable
++ * Decrease SNR threshold form 21.07dB to 19.04dB
++ */
++ { 0x1f, 0x0001 },
++ { 0x17, 0x0cc0 },
++
++ { 0x1f, 0x0000 },
++ { 0x0d, 0xf880 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init_0, ARRAY_SIZE(phy_reg_init_0));
++
++ /*
++ * Rx Error Issue
++ * Fine Tune Switching regulator parameter
++ */
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_w1w0_phy(tp, 0x0b, 0x0010, 0x00ef);
++ rtl_w1w0_phy(tp, 0x0c, 0xa200, 0x5d00);
++
++ if (rtl8168d_efuse_read(tp, 0x01) == 0xb1) {
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0002 },
++ { 0x05, 0x669a },
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8330 },
++ { 0x06, 0x669a },
++ { 0x1f, 0x0002 }
++ };
++ int val;
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ val = rtl_readphy(tp, 0x0d);
++
++ if ((val & 0x00ff) != 0x006c) {
++ static const u32 set[] = {
++ 0x0065, 0x0066, 0x0067, 0x0068,
++ 0x0069, 0x006a, 0x006b, 0x006c
++ };
++ int i;
++
++ rtl_writephy(tp, 0x1f, 0x0002);
++
++ val &= 0xff00;
++ for (i = 0; i < ARRAY_SIZE(set); i++)
++ rtl_writephy(tp, 0x0d, val | set[i]);
++ }
++ } else {
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0002 },
++ { 0x05, 0x6662 },
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8330 },
++ { 0x06, 0x6662 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++ }
++
++ /* RSET couple improve */
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_patchphy(tp, 0x0d, 0x0300);
++ rtl_patchphy(tp, 0x0f, 0x0010);
++
++ /* Fine tune PLL performance */
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_w1w0_phy(tp, 0x02, 0x0100, 0x0600);
++ rtl_w1w0_phy(tp, 0x03, 0x0000, 0xe000);
++
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x001b);
++
++ rtl_apply_firmware_cond(tp, MII_EXPANSION, 0xbf00);
++
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168d_2_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init_0[] = {
++ /* Channel Estimation */
++ { 0x1f, 0x0001 },
++ { 0x06, 0x4064 },
++ { 0x07, 0x2863 },
++ { 0x08, 0x059c },
++ { 0x09, 0x26b4 },
++ { 0x0a, 0x6a19 },
++ { 0x0b, 0xdcc8 },
++ { 0x10, 0xf06d },
++ { 0x14, 0x7f68 },
++ { 0x18, 0x7fd9 },
++ { 0x1c, 0xf0ff },
++ { 0x1d, 0x3d9c },
++ { 0x1f, 0x0003 },
++ { 0x12, 0xf49f },
++ { 0x13, 0x070b },
++ { 0x1a, 0x05ad },
++ { 0x14, 0x94c0 },
++
++ /*
++ * Tx Error Issue
++ * Enhance line driver power
++ */
++ { 0x1f, 0x0002 },
++ { 0x06, 0x5561 },
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8332 },
++ { 0x06, 0x5561 },
++
++ /*
++ * Can not link to 1Gbps with bad cable
++ * Decrease SNR threshold form 21.07dB to 19.04dB
++ */
++ { 0x1f, 0x0001 },
++ { 0x17, 0x0cc0 },
++
++ { 0x1f, 0x0000 },
++ { 0x0d, 0xf880 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init_0, ARRAY_SIZE(phy_reg_init_0));
++
++ if (rtl8168d_efuse_read(tp, 0x01) == 0xb1) {
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0002 },
++ { 0x05, 0x669a },
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8330 },
++ { 0x06, 0x669a },
++
++ { 0x1f, 0x0002 }
++ };
++ int val;
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ val = rtl_readphy(tp, 0x0d);
++ if ((val & 0x00ff) != 0x006c) {
++ static const u32 set[] = {
++ 0x0065, 0x0066, 0x0067, 0x0068,
++ 0x0069, 0x006a, 0x006b, 0x006c
++ };
++ int i;
++
++ rtl_writephy(tp, 0x1f, 0x0002);
++
++ val &= 0xff00;
++ for (i = 0; i < ARRAY_SIZE(set); i++)
++ rtl_writephy(tp, 0x0d, val | set[i]);
++ }
++ } else {
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0002 },
++ { 0x05, 0x2642 },
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8330 },
++ { 0x06, 0x2642 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++ }
++
++ /* Fine tune PLL performance */
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_w1w0_phy(tp, 0x02, 0x0100, 0x0600);
++ rtl_w1w0_phy(tp, 0x03, 0x0000, 0xe000);
++
++ /* Switching regulator Slew rate */
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_patchphy(tp, 0x0f, 0x0017);
++
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x001b);
++
++ rtl_apply_firmware_cond(tp, MII_EXPANSION, 0xb300);
++
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168d_3_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0002 },
++ { 0x10, 0x0008 },
++ { 0x0d, 0x006c },
++
++ { 0x1f, 0x0000 },
++ { 0x0d, 0xf880 },
++
++ { 0x1f, 0x0001 },
++ { 0x17, 0x0cc0 },
++
++ { 0x1f, 0x0001 },
++ { 0x0b, 0xa4d8 },
++ { 0x09, 0x281c },
++ { 0x07, 0x2883 },
++ { 0x0a, 0x6b35 },
++ { 0x1d, 0x3da4 },
++ { 0x1c, 0xeffd },
++ { 0x14, 0x7f52 },
++ { 0x18, 0x7fc6 },
++ { 0x08, 0x0601 },
++ { 0x06, 0x4063 },
++ { 0x10, 0xf074 },
++ { 0x1f, 0x0003 },
++ { 0x13, 0x0789 },
++ { 0x12, 0xf4bd },
++ { 0x1a, 0x04fd },
++ { 0x14, 0x84b0 },
++ { 0x1f, 0x0000 },
++ { 0x00, 0x9200 },
++
++ { 0x1f, 0x0005 },
++ { 0x01, 0x0340 },
++ { 0x1f, 0x0001 },
++ { 0x04, 0x4000 },
++ { 0x03, 0x1d21 },
++ { 0x02, 0x0c32 },
++ { 0x01, 0x0200 },
++ { 0x00, 0x5554 },
++ { 0x04, 0x4800 },
++ { 0x04, 0x4000 },
++ { 0x04, 0xf000 },
++ { 0x03, 0xdf01 },
++ { 0x02, 0xdf20 },
++ { 0x01, 0x101a },
++ { 0x00, 0xa0ff },
++ { 0x04, 0xf800 },
++ { 0x04, 0xf000 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0007 },
++ { 0x1e, 0x0023 },
++ { 0x16, 0x0000 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8168d_4_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0001 },
++ { 0x17, 0x0cc0 },
++
++ { 0x1f, 0x0007 },
++ { 0x1e, 0x002d },
++ { 0x18, 0x0040 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++ rtl_patchphy(tp, 0x0d, 1 << 5);
++}
++
++static void rtl8168e_1_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ /* Enable Delay cap */
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8b80 },
++ { 0x06, 0xc896 },
++ { 0x1f, 0x0000 },
++
++ /* Channel estimation fine tune */
++ { 0x1f, 0x0001 },
++ { 0x0b, 0x6c20 },
++ { 0x07, 0x2872 },
++ { 0x1c, 0xefff },
++ { 0x1f, 0x0003 },
++ { 0x14, 0x6420 },
++ { 0x1f, 0x0000 },
++
++ /* Update PFM & 10M TX idle timer */
++ { 0x1f, 0x0007 },
++ { 0x1e, 0x002f },
++ { 0x15, 0x1919 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0007 },
++ { 0x1e, 0x00ac },
++ { 0x18, 0x0006 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_apply_firmware(tp);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ /* DCO enable for 10M IDLE Power */
++ rtl_writephy(tp, 0x1f, 0x0007);
++ rtl_writephy(tp, 0x1e, 0x0023);
++ rtl_w1w0_phy(tp, 0x17, 0x0006, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* For impedance matching */
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_w1w0_phy(tp, 0x08, 0x8000, 0x7f00);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* PHY auto speed down */
++ rtl_writephy(tp, 0x1f, 0x0007);
++ rtl_writephy(tp, 0x1e, 0x002d);
++ rtl_w1w0_phy(tp, 0x18, 0x0050, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_w1w0_phy(tp, 0x14, 0x8000, 0x0000);
++
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b86);
++ rtl_w1w0_phy(tp, 0x06, 0x0001, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b85);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x2000);
++ rtl_writephy(tp, 0x1f, 0x0007);
++ rtl_writephy(tp, 0x1e, 0x0020);
++ rtl_w1w0_phy(tp, 0x15, 0x0000, 0x1100);
++ rtl_writephy(tp, 0x1f, 0x0006);
++ rtl_writephy(tp, 0x00, 0x5a00);
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, 0x0d, 0x0007);
++ rtl_writephy(tp, 0x0e, 0x003c);
++ rtl_writephy(tp, 0x0d, 0x4007);
++ rtl_writephy(tp, 0x0e, 0x0000);
++ rtl_writephy(tp, 0x0d, 0x0000);
++}
++
++static void rtl8168e_2_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ /* Enable Delay cap */
++ { 0x1f, 0x0004 },
++ { 0x1f, 0x0007 },
++ { 0x1e, 0x00ac },
++ { 0x18, 0x0006 },
++ { 0x1f, 0x0002 },
++ { 0x1f, 0x0000 },
++ { 0x1f, 0x0000 },
++
++ /* Channel estimation fine tune */
++ { 0x1f, 0x0003 },
++ { 0x09, 0xa20f },
++ { 0x1f, 0x0000 },
++ { 0x1f, 0x0000 },
++
++ /* Green Setting */
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8b5b },
++ { 0x06, 0x9222 },
++ { 0x05, 0x8b6d },
++ { 0x06, 0x8000 },
++ { 0x05, 0x8b76 },
++ { 0x06, 0x8000 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_apply_firmware(tp);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ /* For 4-corner performance improve */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b80);
++ rtl_w1w0_phy(tp, 0x17, 0x0006, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* PHY auto speed down */
++ rtl_writephy(tp, 0x1f, 0x0004);
++ rtl_writephy(tp, 0x1f, 0x0007);
++ rtl_writephy(tp, 0x1e, 0x002d);
++ rtl_w1w0_phy(tp, 0x18, 0x0010, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_w1w0_phy(tp, 0x14, 0x8000, 0x0000);
++
++ /* improve 10M EEE waveform */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b86);
++ rtl_w1w0_phy(tp, 0x06, 0x0001, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* Improve 2-pair detection performance */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b85);
++ rtl_w1w0_phy(tp, 0x06, 0x4000, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* EEE setting */
++ rtl_w1w0_eri(tp, 0x1b0, ERIAR_MASK_1111, 0x0000, 0x0003, ERIAR_EXGMAC);
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b85);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x2000);
++ rtl_writephy(tp, 0x1f, 0x0004);
++ rtl_writephy(tp, 0x1f, 0x0007);
++ rtl_writephy(tp, 0x1e, 0x0020);
++ rtl_w1w0_phy(tp, 0x15, 0x0000, 0x0100);
++ rtl_writephy(tp, 0x1f, 0x0002);
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, 0x0d, 0x0007);
++ rtl_writephy(tp, 0x0e, 0x003c);
++ rtl_writephy(tp, 0x0d, 0x4007);
++ rtl_writephy(tp, 0x0e, 0x0000);
++ rtl_writephy(tp, 0x0d, 0x0000);
++
++ /* Green feature */
++ rtl_writephy(tp, 0x1f, 0x0003);
++ rtl_w1w0_phy(tp, 0x19, 0x0000, 0x0001);
++ rtl_w1w0_phy(tp, 0x10, 0x0000, 0x0400);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168f_hw_phy_config(struct rtl8169_private *tp)
++{
++ /* For 4-corner performance improve */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b80);
++ rtl_w1w0_phy(tp, 0x06, 0x0006, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* PHY auto speed down */
++ rtl_writephy(tp, 0x1f, 0x0007);
++ rtl_writephy(tp, 0x1e, 0x002d);
++ rtl_w1w0_phy(tp, 0x18, 0x0010, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_w1w0_phy(tp, 0x14, 0x8000, 0x0000);
++
++ /* Improve 10M EEE waveform */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b86);
++ rtl_w1w0_phy(tp, 0x06, 0x0001, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168f_1_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ /* Channel estimation fine tune */
++ { 0x1f, 0x0003 },
++ { 0x09, 0xa20f },
++ { 0x1f, 0x0000 },
++
++ /* Modify green table for giga & fnet */
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8b55 },
++ { 0x06, 0x0000 },
++ { 0x05, 0x8b5e },
++ { 0x06, 0x0000 },
++ { 0x05, 0x8b67 },
++ { 0x06, 0x0000 },
++ { 0x05, 0x8b70 },
++ { 0x06, 0x0000 },
++ { 0x1f, 0x0000 },
++ { 0x1f, 0x0007 },
++ { 0x1e, 0x0078 },
++ { 0x17, 0x0000 },
++ { 0x19, 0x00fb },
++ { 0x1f, 0x0000 },
++
++ /* Modify green table for 10M */
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8b79 },
++ { 0x06, 0xaa00 },
++ { 0x1f, 0x0000 },
++
++ /* Disable hiimpedance detection (RTCT) */
++ { 0x1f, 0x0003 },
++ { 0x01, 0x328a },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_apply_firmware(tp);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ rtl8168f_hw_phy_config(tp);
++
++ /* Improve 2-pair detection performance */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b85);
++ rtl_w1w0_phy(tp, 0x06, 0x4000, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168f_2_hw_phy_config(struct rtl8169_private *tp)
++{
++ rtl_apply_firmware(tp);
++
++ rtl8168f_hw_phy_config(tp);
++}
++
++static void rtl8411_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ /* Channel estimation fine tune */
++ { 0x1f, 0x0003 },
++ { 0x09, 0xa20f },
++ { 0x1f, 0x0000 },
++
++ /* Modify green table for giga & fnet */
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8b55 },
++ { 0x06, 0x0000 },
++ { 0x05, 0x8b5e },
++ { 0x06, 0x0000 },
++ { 0x05, 0x8b67 },
++ { 0x06, 0x0000 },
++ { 0x05, 0x8b70 },
++ { 0x06, 0x0000 },
++ { 0x1f, 0x0000 },
++ { 0x1f, 0x0007 },
++ { 0x1e, 0x0078 },
++ { 0x17, 0x0000 },
++ { 0x19, 0x00aa },
++ { 0x1f, 0x0000 },
++
++ /* Modify green table for 10M */
++ { 0x1f, 0x0005 },
++ { 0x05, 0x8b79 },
++ { 0x06, 0xaa00 },
++ { 0x1f, 0x0000 },
++
++ /* Disable hiimpedance detection (RTCT) */
++ { 0x1f, 0x0003 },
++ { 0x01, 0x328a },
++ { 0x1f, 0x0000 }
++ };
++
++
++ rtl_apply_firmware(tp);
++
++ rtl8168f_hw_phy_config(tp);
++
++ /* Improve 2-pair detection performance */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b85);
++ rtl_w1w0_phy(tp, 0x06, 0x4000, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ /* Modify green table for giga */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b54);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x0800);
++ rtl_writephy(tp, 0x05, 0x8b5d);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x0800);
++ rtl_writephy(tp, 0x05, 0x8a7c);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x0100);
++ rtl_writephy(tp, 0x05, 0x8a7f);
++ rtl_w1w0_phy(tp, 0x06, 0x0100, 0x0000);
++ rtl_writephy(tp, 0x05, 0x8a82);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x0100);
++ rtl_writephy(tp, 0x05, 0x8a85);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x0100);
++ rtl_writephy(tp, 0x05, 0x8a88);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x0100);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* uc same-seed solution */
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b85);
++ rtl_w1w0_phy(tp, 0x06, 0x8000, 0x0000);
++ rtl_writephy(tp, 0x1f, 0x0000);
++
++ /* eee setting */
++ rtl_w1w0_eri(tp, 0x1b0, ERIAR_MASK_0001, 0x00, 0x03, ERIAR_EXGMAC);
++ rtl_writephy(tp, 0x1f, 0x0005);
++ rtl_writephy(tp, 0x05, 0x8b85);
++ rtl_w1w0_phy(tp, 0x06, 0x0000, 0x2000);
++ rtl_writephy(tp, 0x1f, 0x0004);
++ rtl_writephy(tp, 0x1f, 0x0007);
++ rtl_writephy(tp, 0x1e, 0x0020);
++ rtl_w1w0_phy(tp, 0x15, 0x0000, 0x0100);
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, 0x0d, 0x0007);
++ rtl_writephy(tp, 0x0e, 0x003c);
++ rtl_writephy(tp, 0x0d, 0x4007);
++ rtl_writephy(tp, 0x0e, 0x0000);
++ rtl_writephy(tp, 0x0d, 0x0000);
++
++ /* Green feature */
++ rtl_writephy(tp, 0x1f, 0x0003);
++ rtl_w1w0_phy(tp, 0x19, 0x0000, 0x0001);
++ rtl_w1w0_phy(tp, 0x10, 0x0000, 0x0400);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8168g_1_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const u16 mac_ocp_patch[] = {
++ 0xe008, 0xe01b, 0xe01d, 0xe01f,
++ 0xe021, 0xe023, 0xe025, 0xe027,
++ 0x49d2, 0xf10d, 0x766c, 0x49e2,
++ 0xf00a, 0x1ec0, 0x8ee1, 0xc60a,
++
++ 0x77c0, 0x4870, 0x9fc0, 0x1ea0,
++ 0xc707, 0x8ee1, 0x9d6c, 0xc603,
++ 0xbe00, 0xb416, 0x0076, 0xe86c,
++ 0xc602, 0xbe00, 0x0000, 0xc602,
++
++ 0xbe00, 0x0000, 0xc602, 0xbe00,
++ 0x0000, 0xc602, 0xbe00, 0x0000,
++ 0xc602, 0xbe00, 0x0000, 0xc602,
++ 0xbe00, 0x0000, 0xc602, 0xbe00,
++
++ 0x0000, 0x0000, 0x0000, 0x0000
++ };
++ u32 i;
++
++ /* Patch code for GPHY reset */
++ for (i = 0; i < ARRAY_SIZE(mac_ocp_patch); i++)
++ r8168_mac_ocp_write(tp, 0xf800 + 2*i, mac_ocp_patch[i]);
++ r8168_mac_ocp_write(tp, 0xfc26, 0x8000);
++ r8168_mac_ocp_write(tp, 0xfc28, 0x0075);
++
++ rtl_apply_firmware(tp);
++
++ if (r8168_phy_ocp_read(tp, 0xa460) & 0x0100)
++ rtl_w1w0_phy_ocp(tp, 0xbcc4, 0x0000, 0x8000);
++ else
++ rtl_w1w0_phy_ocp(tp, 0xbcc4, 0x8000, 0x0000);
++
++ if (r8168_phy_ocp_read(tp, 0xa466) & 0x0100)
++ rtl_w1w0_phy_ocp(tp, 0xc41a, 0x0002, 0x0000);
++ else
++ rtl_w1w0_phy_ocp(tp, 0xbcc4, 0x0000, 0x0002);
++
++ rtl_w1w0_phy_ocp(tp, 0xa442, 0x000c, 0x0000);
++ rtl_w1w0_phy_ocp(tp, 0xa4b2, 0x0004, 0x0000);
++
++ r8168_phy_ocp_write(tp, 0xa436, 0x8012);
++ rtl_w1w0_phy_ocp(tp, 0xa438, 0x8000, 0x0000);
++
++ rtl_w1w0_phy_ocp(tp, 0xc422, 0x4000, 0x2000);
++}
++
++static void rtl8102e_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0003 },
++ { 0x08, 0x441d },
++ { 0x01, 0x9100 },
++ { 0x1f, 0x0000 }
++ };
++
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_patchphy(tp, 0x11, 1 << 12);
++ rtl_patchphy(tp, 0x19, 1 << 13);
++ rtl_patchphy(tp, 0x10, 1 << 15);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8105e_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0005 },
++ { 0x1a, 0x0000 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0004 },
++ { 0x1c, 0x0000 },
++ { 0x1f, 0x0000 },
++
++ { 0x1f, 0x0001 },
++ { 0x15, 0x7701 },
++ { 0x1f, 0x0000 }
++ };
++
++ /* Disable ALDPS before ram code */
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, 0x18, 0x0310);
++ msleep(100);
++
++ rtl_apply_firmware(tp);
++
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++}
++
++static void rtl8402_hw_phy_config(struct rtl8169_private *tp)
++{
++ /* Disable ALDPS before setting firmware */
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, 0x18, 0x0310);
++ msleep(20);
++
++ rtl_apply_firmware(tp);
++
++ /* EEE setting */
++ rtl_eri_write(tp, 0x1b0, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_writephy(tp, 0x1f, 0x0004);
++ rtl_writephy(tp, 0x10, 0x401f);
++ rtl_writephy(tp, 0x19, 0x7030);
++ rtl_writephy(tp, 0x1f, 0x0000);
++}
++
++static void rtl8106e_hw_phy_config(struct rtl8169_private *tp)
++{
++ static const struct phy_reg phy_reg_init[] = {
++ { 0x1f, 0x0004 },
++ { 0x10, 0xc07f },
++ { 0x19, 0x7030 },
++ { 0x1f, 0x0000 }
++ };
++
++ /* Disable ALDPS before ram code */
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, 0x18, 0x0310);
++ msleep(100);
++
++ rtl_apply_firmware(tp);
++
++ rtl_eri_write(tp, 0x1b0, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_writephy_batch(tp, phy_reg_init, ARRAY_SIZE(phy_reg_init));
++
++ rtl_eri_write(tp, 0x1d0, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++}
++
++static void rtl_hw_phy_config(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl8169_print_mac_version(tp);
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_01:
++ break;
++ case RTL_GIGA_MAC_VER_02:
++ case RTL_GIGA_MAC_VER_03:
++ rtl8169s_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_04:
++ rtl8169sb_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_05:
++ rtl8169scd_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_06:
++ rtl8169sce_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_07:
++ case RTL_GIGA_MAC_VER_08:
++ case RTL_GIGA_MAC_VER_09:
++ rtl8102e_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_11:
++ rtl8168bb_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_12:
++ rtl8168bef_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_17:
++ rtl8168bef_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_18:
++ rtl8168cp_1_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_19:
++ rtl8168c_1_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_20:
++ rtl8168c_2_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_21:
++ rtl8168c_3_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_22:
++ rtl8168c_4_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_23:
++ case RTL_GIGA_MAC_VER_24:
++ rtl8168cp_2_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_25:
++ rtl8168d_1_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_26:
++ rtl8168d_2_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_27:
++ rtl8168d_3_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_28:
++ rtl8168d_4_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_29:
++ case RTL_GIGA_MAC_VER_30:
++ rtl8105e_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_31:
++ /* None. */
++ break;
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ rtl8168e_1_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_34:
++ rtl8168e_2_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_35:
++ rtl8168f_1_hw_phy_config(tp);
++ break;
++ case RTL_GIGA_MAC_VER_36:
++ rtl8168f_2_hw_phy_config(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_37:
++ rtl8402_hw_phy_config(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_38:
++ rtl8411_hw_phy_config(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_39:
++ rtl8106e_hw_phy_config(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_40:
++ rtl8168g_1_hw_phy_config(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_41:
++ default:
++ break;
++ }
++}
++
++static void rtl_phy_work(struct rtl8169_private *tp)
++{
++ struct timer_list *timer = &tp->timer;
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned long timeout = RTL8169_PHY_TIMEOUT;
++
++ assert(tp->mac_version > RTL_GIGA_MAC_VER_01);
++
++ if (tp->phy_reset_pending(tp)) {
++ /*
++ * A busy loop could burn quite a few cycles on nowadays CPU.
++ * Let's delay the execution of the timer for a few ticks.
++ */
++ timeout = HZ/10;
++ goto out_mod_timer;
++ }
++
++ if (tp->link_ok(ioaddr))
++ return;
++
++ netif_warn(tp, link, tp->dev, "PHY reset until link up\n");
++
++ tp->phy_reset_enable(tp);
++
++out_mod_timer:
++ mod_timer(timer, jiffies + timeout);
++}
++
++static void rtl_schedule_task(struct rtl8169_private *tp, enum rtl_flag flag)
++{
++ if (!test_and_set_bit(flag, tp->wk.flags))
++ schedule_work(&tp->wk.work);
++}
++
++static void rtl8169_phy_timer(unsigned long __opaque)
++{
++ struct net_device *dev = (struct net_device *)__opaque;
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl_schedule_task(tp, RTL_FLAG_TASK_PHY_PENDING);
++}
++
++static void rtl8169_release_board(struct pci_dev *pdev, struct net_device *dev,
++ void __iomem *ioaddr)
++{
++ iounmap(ioaddr);
++ pci_release_regions(pdev);
++ pci_clear_mwi(pdev);
++ pci_disable_device(pdev);
++ free_netdev(dev);
++}
++
++DECLARE_RTL_COND(rtl_phy_reset_cond)
++{
++ return tp->phy_reset_pending(tp);
++}
++
++static void rtl8169_phy_reset(struct net_device *dev,
++ struct rtl8169_private *tp)
++{
++ tp->phy_reset_enable(tp);
++ rtl_msleep_loop_wait_low(tp, &rtl_phy_reset_cond, 1, 100);
++}
++
++static bool rtl_tbi_enabled(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return (tp->mac_version == RTL_GIGA_MAC_VER_01) &&
++ (RTL_R8(PHYstatus) & TBI_Enable);
++}
++
++static void rtl8169_init_phy(struct net_device *dev, struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ rtl_hw_phy_config(dev);
++
++ if (tp->mac_version <= RTL_GIGA_MAC_VER_06) {
++ dprintk("Set MAC Reg C+CR Offset 0x82h = 0x01h\n");
++ RTL_W8(0x82, 0x01);
++ }
++
++ pci_write_config_byte(tp->pci_dev, PCI_LATENCY_TIMER, 0x40);
++
++ if (tp->mac_version <= RTL_GIGA_MAC_VER_06)
++ pci_write_config_byte(tp->pci_dev, PCI_CACHE_LINE_SIZE, 0x08);
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_02) {
++ dprintk("Set MAC Reg C+CR Offset 0x82h = 0x01h\n");
++ RTL_W8(0x82, 0x01);
++ dprintk("Set PHY Reg 0x0bh = 0x00h\n");
++ rtl_writephy(tp, 0x0b, 0x0000); //w 0x0b 15 0 0
++ }
++
++ rtl8169_phy_reset(dev, tp);
++
++ rtl8169_set_speed(dev, AUTONEG_ENABLE, SPEED_1000, DUPLEX_FULL,
++ ADVERTISED_10baseT_Half | ADVERTISED_10baseT_Full |
++ ADVERTISED_100baseT_Half | ADVERTISED_100baseT_Full |
++ (tp->mii.supports_gmii ?
++ ADVERTISED_1000baseT_Half |
++ ADVERTISED_1000baseT_Full : 0));
++
++ if (rtl_tbi_enabled(tp))
++ netif_info(tp, link, dev, "TBI auto-negotiating\n");
++}
++
++static void rtl_rar_set(struct rtl8169_private *tp, u8 *addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 high;
++ u32 low;
++
++ low = addr[0] | (addr[1] << 8) | (addr[2] << 16) | (addr[3] << 24);
++ high = addr[4] | (addr[5] << 8);
++
++ rtl_lock_work(tp);
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++
++ RTL_W32(MAC4, high);
++ RTL_R32(MAC4);
++
++ RTL_W32(MAC0, low);
++ RTL_R32(MAC0);
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_34) {
++ const struct exgmac_reg e[] = {
++ { .addr = 0xe0, ERIAR_MASK_1111, .val = low },
++ { .addr = 0xe4, ERIAR_MASK_1111, .val = high },
++ { .addr = 0xf0, ERIAR_MASK_1111, .val = low << 16 },
++ { .addr = 0xf4, ERIAR_MASK_1111, .val = high << 16 |
++ low >> 16 },
++ };
++
++ rtl_write_exgmac_batch(tp, e, ARRAY_SIZE(e));
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ rtl_unlock_work(tp);
++}
++
++static int rtl_set_mac_address(struct net_device *dev, void *p)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ struct sockaddr *addr = p;
++
++ if (!is_valid_ether_addr(addr->sa_data))
++ return -EADDRNOTAVAIL;
++
++ memcpy(dev->dev_addr, addr->sa_data, dev->addr_len);
++
++ rtl_rar_set(tp, dev->dev_addr);
++
++ return 0;
++}
++
++static int rtl8169_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ struct mii_ioctl_data *data = if_mii(ifr);
++
++ return netif_running(dev) ? tp->do_ioctl(tp, data, cmd) : -ENODEV;
++}
++
++static int rtl_xmii_ioctl(struct rtl8169_private *tp,
++ struct mii_ioctl_data *data, int cmd)
++{
++ switch (cmd) {
++ case SIOCGMIIPHY:
++ data->phy_id = 32; /* Internal PHY */
++ return 0;
++
++ case SIOCGMIIREG:
++ data->val_out = rtl_readphy(tp, data->reg_num & 0x1f);
++ return 0;
++
++ case SIOCSMIIREG:
++ rtl_writephy(tp, data->reg_num & 0x1f, data->val_in);
++ return 0;
++ }
++ return -EOPNOTSUPP;
++}
++
++static int rtl_tbi_ioctl(struct rtl8169_private *tp, struct mii_ioctl_data *data, int cmd)
++{
++ return -EOPNOTSUPP;
++}
++
++static void rtl_disable_msi(struct pci_dev *pdev, struct rtl8169_private *tp)
++{
++ if (tp->features & RTL_FEATURE_MSI) {
++ pci_disable_msi(pdev);
++ tp->features &= ~RTL_FEATURE_MSI;
++ }
++}
++
++static void __devinit rtl_init_mdio_ops(struct rtl8169_private *tp)
++{
++ struct mdio_ops *ops = &tp->mdio_ops;
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_27:
++ ops->write = r8168dp_1_mdio_write;
++ ops->read = r8168dp_1_mdio_read;
++ break;
++ case RTL_GIGA_MAC_VER_28:
++ case RTL_GIGA_MAC_VER_31:
++ ops->write = r8168dp_2_mdio_write;
++ ops->read = r8168dp_2_mdio_read;
++ break;
++ case RTL_GIGA_MAC_VER_40:
++ case RTL_GIGA_MAC_VER_41:
++ ops->write = r8168g_mdio_write;
++ ops->read = r8168g_mdio_read;
++ break;
++ default:
++ ops->write = r8169_mdio_write;
++ ops->read = r8169_mdio_read;
++ break;
++ }
++}
++
++static void rtl_wol_suspend_quirk(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_29:
++ case RTL_GIGA_MAC_VER_30:
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ case RTL_GIGA_MAC_VER_34:
++ case RTL_GIGA_MAC_VER_37:
++ case RTL_GIGA_MAC_VER_38:
++ case RTL_GIGA_MAC_VER_39:
++ case RTL_GIGA_MAC_VER_40:
++ case RTL_GIGA_MAC_VER_41:
++ RTL_W32(RxConfig, RTL_R32(RxConfig) |
++ AcceptBroadcast | AcceptMulticast | AcceptMyPhys);
++ break;
++ default:
++ break;
++ }
++}
++
++static bool rtl_wol_pll_power_down(struct rtl8169_private *tp)
++{
++ if (!(__rtl8169_get_wol(tp) & WAKE_ANY))
++ return false;
++
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, MII_BMCR, 0x0000);
++
++ rtl_wol_suspend_quirk(tp);
++
++ return true;
++}
++
++static void r810x_phy_power_down(struct rtl8169_private *tp)
++{
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, MII_BMCR, BMCR_PDOWN);
++}
++
++static void r810x_phy_power_up(struct rtl8169_private *tp)
++{
++ rtl_writephy(tp, 0x1f, 0x0000);
++ rtl_writephy(tp, MII_BMCR, BMCR_ANENABLE);
++}
++
++static void r810x_pll_power_down(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if (rtl_wol_pll_power_down(tp))
++ return;
++
++ r810x_phy_power_down(tp);
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_07:
++ case RTL_GIGA_MAC_VER_08:
++ case RTL_GIGA_MAC_VER_09:
++ case RTL_GIGA_MAC_VER_10:
++ case RTL_GIGA_MAC_VER_13:
++ case RTL_GIGA_MAC_VER_16:
++ break;
++ default:
++ RTL_W8(PMCH, RTL_R8(PMCH) & ~0x80);
++ break;
++ }
++}
++
++static void r810x_pll_power_up(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ r810x_phy_power_up(tp);
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_07:
++ case RTL_GIGA_MAC_VER_08:
++ case RTL_GIGA_MAC_VER_09:
++ case RTL_GIGA_MAC_VER_10:
++ case RTL_GIGA_MAC_VER_13:
++ case RTL_GIGA_MAC_VER_16:
++ break;
++ default:
++ RTL_W8(PMCH, RTL_R8(PMCH) | 0x80);
++ break;
++ }
++}
++
++static void r8168_phy_power_up(struct rtl8169_private *tp)
++{
++ rtl_writephy(tp, 0x1f, 0x0000);
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_11:
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_17:
++ case RTL_GIGA_MAC_VER_18:
++ case RTL_GIGA_MAC_VER_19:
++ case RTL_GIGA_MAC_VER_20:
++ case RTL_GIGA_MAC_VER_21:
++ case RTL_GIGA_MAC_VER_22:
++ case RTL_GIGA_MAC_VER_23:
++ case RTL_GIGA_MAC_VER_24:
++ case RTL_GIGA_MAC_VER_25:
++ case RTL_GIGA_MAC_VER_26:
++ case RTL_GIGA_MAC_VER_27:
++ case RTL_GIGA_MAC_VER_28:
++ case RTL_GIGA_MAC_VER_31:
++ rtl_writephy(tp, 0x0e, 0x0000);
++ break;
++ default:
++ break;
++ }
++ rtl_writephy(tp, MII_BMCR, BMCR_ANENABLE);
++}
++
++static void r8168_phy_power_down(struct rtl8169_private *tp)
++{
++ rtl_writephy(tp, 0x1f, 0x0000);
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ rtl_writephy(tp, MII_BMCR, BMCR_ANENABLE | BMCR_PDOWN);
++ break;
++
++ case RTL_GIGA_MAC_VER_11:
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_17:
++ case RTL_GIGA_MAC_VER_18:
++ case RTL_GIGA_MAC_VER_19:
++ case RTL_GIGA_MAC_VER_20:
++ case RTL_GIGA_MAC_VER_21:
++ case RTL_GIGA_MAC_VER_22:
++ case RTL_GIGA_MAC_VER_23:
++ case RTL_GIGA_MAC_VER_24:
++ case RTL_GIGA_MAC_VER_25:
++ case RTL_GIGA_MAC_VER_26:
++ case RTL_GIGA_MAC_VER_27:
++ case RTL_GIGA_MAC_VER_28:
++ case RTL_GIGA_MAC_VER_31:
++ rtl_writephy(tp, 0x0e, 0x0200);
++ default:
++ rtl_writephy(tp, MII_BMCR, BMCR_PDOWN);
++ break;
++ }
++}
++
++static void r8168_pll_power_down(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ if ((tp->mac_version == RTL_GIGA_MAC_VER_27 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_28 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_31) &&
++ r8168dp_check_dash(tp)) {
++ return;
++ }
++
++ if ((tp->mac_version == RTL_GIGA_MAC_VER_23 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_24) &&
++ (RTL_R16(CPlusCmd) & ASF)) {
++ return;
++ }
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_32 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_33)
++ rtl_ephy_write(tp, 0x19, 0xff64);
++
++ if (rtl_wol_pll_power_down(tp))
++ return;
++
++ r8168_phy_power_down(tp);
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_25:
++ case RTL_GIGA_MAC_VER_26:
++ case RTL_GIGA_MAC_VER_27:
++ case RTL_GIGA_MAC_VER_28:
++ case RTL_GIGA_MAC_VER_31:
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ RTL_W8(PMCH, RTL_R8(PMCH) & ~0x80);
++ break;
++ }
++}
++
++static void r8168_pll_power_up(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_25:
++ case RTL_GIGA_MAC_VER_26:
++ case RTL_GIGA_MAC_VER_27:
++ case RTL_GIGA_MAC_VER_28:
++ case RTL_GIGA_MAC_VER_31:
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ RTL_W8(PMCH, RTL_R8(PMCH) | 0x80);
++ break;
++ }
++
++ r8168_phy_power_up(tp);
++}
++
++static void rtl_generic_op(struct rtl8169_private *tp,
++ void (*op)(struct rtl8169_private *))
++{
++ if (op)
++ op(tp);
++}
++
++static void rtl_pll_power_down(struct rtl8169_private *tp)
++{
++ rtl_generic_op(tp, tp->pll_power_ops.down);
++}
++
++static void rtl_pll_power_up(struct rtl8169_private *tp)
++{
++ rtl_generic_op(tp, tp->pll_power_ops.up);
++}
++
++static void __devinit rtl_init_pll_power_ops(struct rtl8169_private *tp)
++{
++ struct pll_power_ops *ops = &tp->pll_power_ops;
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_07:
++ case RTL_GIGA_MAC_VER_08:
++ case RTL_GIGA_MAC_VER_09:
++ case RTL_GIGA_MAC_VER_10:
++ case RTL_GIGA_MAC_VER_16:
++ case RTL_GIGA_MAC_VER_29:
++ case RTL_GIGA_MAC_VER_30:
++ case RTL_GIGA_MAC_VER_37:
++ case RTL_GIGA_MAC_VER_39:
++ ops->down = r810x_pll_power_down;
++ ops->up = r810x_pll_power_up;
++ break;
++
++ case RTL_GIGA_MAC_VER_11:
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_17:
++ case RTL_GIGA_MAC_VER_18:
++ case RTL_GIGA_MAC_VER_19:
++ case RTL_GIGA_MAC_VER_20:
++ case RTL_GIGA_MAC_VER_21:
++ case RTL_GIGA_MAC_VER_22:
++ case RTL_GIGA_MAC_VER_23:
++ case RTL_GIGA_MAC_VER_24:
++ case RTL_GIGA_MAC_VER_25:
++ case RTL_GIGA_MAC_VER_26:
++ case RTL_GIGA_MAC_VER_27:
++ case RTL_GIGA_MAC_VER_28:
++ case RTL_GIGA_MAC_VER_31:
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ case RTL_GIGA_MAC_VER_34:
++ case RTL_GIGA_MAC_VER_35:
++ case RTL_GIGA_MAC_VER_36:
++ case RTL_GIGA_MAC_VER_38:
++ case RTL_GIGA_MAC_VER_40:
++ case RTL_GIGA_MAC_VER_41:
++ ops->down = r8168_pll_power_down;
++ ops->up = r8168_pll_power_up;
++ break;
++
++ default:
++ ops->down = NULL;
++ ops->up = NULL;
++ break;
++ }
++}
++
++static void rtl_init_rxcfg(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_01:
++ case RTL_GIGA_MAC_VER_02:
++ case RTL_GIGA_MAC_VER_03:
++ case RTL_GIGA_MAC_VER_04:
++ case RTL_GIGA_MAC_VER_05:
++ case RTL_GIGA_MAC_VER_06:
++ case RTL_GIGA_MAC_VER_10:
++ case RTL_GIGA_MAC_VER_11:
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_13:
++ case RTL_GIGA_MAC_VER_14:
++ case RTL_GIGA_MAC_VER_15:
++ case RTL_GIGA_MAC_VER_16:
++ case RTL_GIGA_MAC_VER_17:
++ RTL_W32(RxConfig, RX_FIFO_THRESH | RX_DMA_BURST);
++ break;
++ case RTL_GIGA_MAC_VER_18:
++ case RTL_GIGA_MAC_VER_19:
++ case RTL_GIGA_MAC_VER_20:
++ case RTL_GIGA_MAC_VER_21:
++ case RTL_GIGA_MAC_VER_22:
++ case RTL_GIGA_MAC_VER_23:
++ case RTL_GIGA_MAC_VER_24:
++ case RTL_GIGA_MAC_VER_34:
++ RTL_W32(RxConfig, RX128_INT_EN | RX_MULTI_EN | RX_DMA_BURST);
++ break;
++ default:
++ RTL_W32(RxConfig, RX128_INT_EN | RX_DMA_BURST);
++ break;
++ }
++}
++
++static void rtl8169_init_ring_indexes(struct rtl8169_private *tp)
++{
++ tp->dirty_tx = tp->dirty_rx = tp->cur_tx = tp->cur_rx = 0;
++}
++
++static void rtl_hw_jumbo_enable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++ rtl_generic_op(tp, tp->jumbo_ops.enable);
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++}
++
++static void rtl_hw_jumbo_disable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++ rtl_generic_op(tp, tp->jumbo_ops.disable);
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++}
++
++static void r8168c_hw_jumbo_enable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | Jumbo_En1);
++ rtl_tx_performance_tweak(tp->pci_dev, 0x2 << MAX_READ_REQUEST_SHIFT);
++}
++
++static void r8168c_hw_jumbo_disable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~Jumbo_En1);
++ rtl_tx_performance_tweak(tp->pci_dev, 0x5 << MAX_READ_REQUEST_SHIFT);
++}
++
++static void r8168dp_hw_jumbo_enable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++}
++
++static void r8168dp_hw_jumbo_disable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++}
++
++static void r8168e_hw_jumbo_enable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(MaxTxPacketSize, 0x3f);
++ RTL_W8(Config3, RTL_R8(Config3) | Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) | 0x01);
++ rtl_tx_performance_tweak(tp->pci_dev, 0x2 << MAX_READ_REQUEST_SHIFT);
++}
++
++static void r8168e_hw_jumbo_disable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(MaxTxPacketSize, 0x0c);
++ RTL_W8(Config3, RTL_R8(Config3) & ~Jumbo_En0);
++ RTL_W8(Config4, RTL_R8(Config4) & ~0x01);
++ rtl_tx_performance_tweak(tp->pci_dev, 0x5 << MAX_READ_REQUEST_SHIFT);
++}
++
++static void r8168b_0_hw_jumbo_enable(struct rtl8169_private *tp)
++{
++ rtl_tx_performance_tweak(tp->pci_dev,
++ (0x2 << MAX_READ_REQUEST_SHIFT) | PCI_EXP_DEVCTL_NOSNOOP_EN);
++}
++
++static void r8168b_0_hw_jumbo_disable(struct rtl8169_private *tp)
++{
++ rtl_tx_performance_tweak(tp->pci_dev,
++ (0x5 << MAX_READ_REQUEST_SHIFT) | PCI_EXP_DEVCTL_NOSNOOP_EN);
++}
++
++static void r8168b_1_hw_jumbo_enable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ r8168b_0_hw_jumbo_enable(tp);
++
++ RTL_W8(Config4, RTL_R8(Config4) | (1 << 0));
++}
++
++static void r8168b_1_hw_jumbo_disable(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ r8168b_0_hw_jumbo_disable(tp);
++
++ RTL_W8(Config4, RTL_R8(Config4) & ~(1 << 0));
++}
++
++static void __devinit rtl_init_jumbo_ops(struct rtl8169_private *tp)
++{
++ struct jumbo_ops *ops = &tp->jumbo_ops;
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_11:
++ ops->disable = r8168b_0_hw_jumbo_disable;
++ ops->enable = r8168b_0_hw_jumbo_enable;
++ break;
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_17:
++ ops->disable = r8168b_1_hw_jumbo_disable;
++ ops->enable = r8168b_1_hw_jumbo_enable;
++ break;
++ case RTL_GIGA_MAC_VER_18: /* Wild guess. Needs info from Realtek. */
++ case RTL_GIGA_MAC_VER_19:
++ case RTL_GIGA_MAC_VER_20:
++ case RTL_GIGA_MAC_VER_21: /* Wild guess. Needs info from Realtek. */
++ case RTL_GIGA_MAC_VER_22:
++ case RTL_GIGA_MAC_VER_23:
++ case RTL_GIGA_MAC_VER_24:
++ case RTL_GIGA_MAC_VER_25:
++ case RTL_GIGA_MAC_VER_26:
++ ops->disable = r8168c_hw_jumbo_disable;
++ ops->enable = r8168c_hw_jumbo_enable;
++ break;
++ case RTL_GIGA_MAC_VER_27:
++ case RTL_GIGA_MAC_VER_28:
++ ops->disable = r8168dp_hw_jumbo_disable;
++ ops->enable = r8168dp_hw_jumbo_enable;
++ break;
++ case RTL_GIGA_MAC_VER_31: /* Wild guess. Needs info from Realtek. */
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ case RTL_GIGA_MAC_VER_34:
++ ops->disable = r8168e_hw_jumbo_disable;
++ ops->enable = r8168e_hw_jumbo_enable;
++ break;
++
++ /*
++ * No action needed for jumbo frames with 8169.
++ * No jumbo for 810x at all.
++ */
++ case RTL_GIGA_MAC_VER_40:
++ case RTL_GIGA_MAC_VER_41:
++ default:
++ ops->disable = NULL;
++ ops->enable = NULL;
++ break;
++ }
++}
++
++DECLARE_RTL_COND(rtl_chipcmd_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R8(ChipCmd) & CmdReset;
++}
++
++static void rtl_hw_reset(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(ChipCmd, CmdReset);
++
++ rtl_udelay_loop_wait_low(tp, &rtl_chipcmd_cond, 100, 100);
++}
++
++static void rtl_request_uncached_firmware(struct rtl8169_private *tp)
++{
++ struct rtl_fw *rtl_fw;
++ const char *name;
++ int rc = -ENOMEM;
++
++ name = rtl_lookup_firmware_name(tp);
++ if (!name)
++ goto out_no_firmware;
++
++ rtl_fw = kzalloc(sizeof(*rtl_fw), GFP_KERNEL);
++ if (!rtl_fw)
++ goto err_warn;
++
++ rc = request_firmware(&rtl_fw->fw, name, &tp->pci_dev->dev);
++ if (rc < 0)
++ goto err_free;
++
++ rc = rtl_check_firmware(tp, rtl_fw);
++ if (rc < 0)
++ goto err_release_firmware;
++
++ tp->rtl_fw = rtl_fw;
++out:
++ return;
++
++err_release_firmware:
++ release_firmware(rtl_fw->fw);
++err_free:
++ kfree(rtl_fw);
++err_warn:
++ netif_warn(tp, ifup, tp->dev, "unable to load firmware patch %s (%d)\n",
++ name, rc);
++out_no_firmware:
++ tp->rtl_fw = NULL;
++ goto out;
++}
++
++static void rtl_request_firmware(struct rtl8169_private *tp)
++{
++ if (IS_ERR(tp->rtl_fw))
++ rtl_request_uncached_firmware(tp);
++}
++
++static void rtl_rx_close(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(RxConfig, RTL_R32(RxConfig) & ~RX_CONFIG_ACCEPT_MASK);
++}
++
++DECLARE_RTL_COND(rtl_npq_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R8(TxPoll) & NPQ;
++}
++
++DECLARE_RTL_COND(rtl_txcfg_empty_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(TxConfig) & TXCFG_EMPTY;
++}
++
++static void rtl8169_hw_reset(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ /* Disable interrupts */
++ rtl8169_irq_mask_and_ack(tp);
++
++ rtl_rx_close(tp);
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_27 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_28 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_31) {
++ rtl_udelay_loop_wait_low(tp, &rtl_npq_cond, 20, 42*42);
++ } else if (tp->mac_version == RTL_GIGA_MAC_VER_34 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_35 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_36 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_37 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_40 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_41 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_38) {
++ RTL_W8(ChipCmd, RTL_R8(ChipCmd) | StopReq);
++ rtl_udelay_loop_wait_high(tp, &rtl_txcfg_empty_cond, 100, 666);
++ } else {
++ RTL_W8(ChipCmd, RTL_R8(ChipCmd) | StopReq);
++ udelay(100);
++ }
++
++ rtl_hw_reset(tp);
++}
++
++static void rtl_set_rx_tx_config_registers(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ /* Set DMA burst size and Interframe Gap Time */
++ RTL_W32(TxConfig, (TX_DMA_BURST << TxDMAShift) |
++ (InterFrameGap << TxInterFrameGapShift));
++}
++
++static void rtl_hw_start(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ tp->hw_start(dev);
++
++ rtl_irq_enable_all(tp);
++}
++
++static void rtl_set_rx_tx_desc_registers(struct rtl8169_private *tp,
++ void __iomem *ioaddr)
++{
++ /*
++ * Magic spell: some iop3xx ARM board needs the TxDescAddrHigh
++ * register to be written before TxDescAddrLow to work.
++ * Switching from MMIO to I/O access fixes the issue as well.
++ */
++ RTL_W32(TxDescStartAddrHigh, ((u64) tp->TxPhyAddr) >> 32);
++ RTL_W32(TxDescStartAddrLow, ((u64) tp->TxPhyAddr) & DMA_BIT_MASK(32));
++ RTL_W32(RxDescAddrHigh, ((u64) tp->RxPhyAddr) >> 32);
++ RTL_W32(RxDescAddrLow, ((u64) tp->RxPhyAddr) & DMA_BIT_MASK(32));
++}
++
++static u16 rtl_rw_cpluscmd(void __iomem *ioaddr)
++{
++ u16 cmd;
++
++ cmd = RTL_R16(CPlusCmd);
++ RTL_W16(CPlusCmd, cmd);
++ return cmd;
++}
++
++static void rtl_set_rx_max_size(void __iomem *ioaddr, unsigned int rx_buf_sz)
++{
++ /* Low hurts. Let's disable the filtering. */
++ RTL_W16(RxMaxSize, rx_buf_sz + 1);
++}
++
++static void rtl8169_set_magic_reg(void __iomem *ioaddr, unsigned mac_version)
++{
++ static const struct rtl_cfg2_info {
++ u32 mac_version;
++ u32 clk;
++ u32 val;
++ } cfg2_info [] = {
++ { RTL_GIGA_MAC_VER_05, PCI_Clock_33MHz, 0x000fff00 }, // 8110SCd
++ { RTL_GIGA_MAC_VER_05, PCI_Clock_66MHz, 0x000fffff },
++ { RTL_GIGA_MAC_VER_06, PCI_Clock_33MHz, 0x00ffff00 }, // 8110SCe
++ { RTL_GIGA_MAC_VER_06, PCI_Clock_66MHz, 0x00ffffff }
++ };
++ const struct rtl_cfg2_info *p = cfg2_info;
++ unsigned int i;
++ u32 clk;
++
++ clk = RTL_R8(Config2) & PCI_Clock_66MHz;
++ for (i = 0; i < ARRAY_SIZE(cfg2_info); i++, p++) {
++ if ((p->mac_version == mac_version) && (p->clk == clk)) {
++ RTL_W32(0x7c, p->val);
++ break;
++ }
++ }
++}
++
++static void rtl_set_rx_mode(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 mc_filter[2]; /* Multicast hash filter */
++ int rx_mode;
++ u32 tmp = 0;
++
++ if (dev->flags & IFF_PROMISC) {
++ /* Unconditionally log net taps. */
++ netif_notice(tp, link, dev, "Promiscuous mode enabled\n");
++ rx_mode =
++ AcceptBroadcast | AcceptMulticast | AcceptMyPhys |
++ AcceptAllPhys;
++ mc_filter[1] = mc_filter[0] = 0xffffffff;
++ } else if ((netdev_mc_count(dev) > multicast_filter_limit) ||
++ (dev->flags & IFF_ALLMULTI)) {
++ /* Too many to filter perfectly -- accept all multicasts. */
++ rx_mode = AcceptBroadcast | AcceptMulticast | AcceptMyPhys;
++ mc_filter[1] = mc_filter[0] = 0xffffffff;
++ } else {
++ struct netdev_hw_addr *ha;
++
++ rx_mode = AcceptBroadcast | AcceptMyPhys;
++ mc_filter[1] = mc_filter[0] = 0;
++ netdev_for_each_mc_addr(ha, dev) {
++ int bit_nr = ether_crc(ETH_ALEN, ha->addr) >> 26;
++ mc_filter[bit_nr >> 5] |= 1 << (bit_nr & 31);
++ rx_mode |= AcceptMulticast;
++ }
++ }
++
++ if (dev->features & NETIF_F_RXALL)
++ rx_mode |= (AcceptErr | AcceptRunt);
++
++ tmp = (RTL_R32(RxConfig) & ~RX_CONFIG_ACCEPT_MASK) | rx_mode;
++
++ if (tp->mac_version > RTL_GIGA_MAC_VER_06) {
++ u32 data = mc_filter[0];
++
++ mc_filter[0] = swab32(mc_filter[1]);
++ mc_filter[1] = swab32(data);
++ }
++
++ RTL_W32(MAR0 + 4, mc_filter[1]);
++ RTL_W32(MAR0 + 0, mc_filter[0]);
++
++ RTL_W32(RxConfig, tmp);
++}
++
++static void rtl_hw_start_8169(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_05) {
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) | PCIMulRW);
++ pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, 0x08);
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++ if (tp->mac_version == RTL_GIGA_MAC_VER_01 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_02 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_03 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_04)
++ RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
++
++ rtl_init_rxcfg(tp);
++
++ RTL_W8(EarlyTxThres, NoEarlyTx);
++
++ rtl_set_rx_max_size(ioaddr, rx_buf_sz);
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_01 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_02 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_03 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_04)
++ rtl_set_rx_tx_config_registers(tp);
++
++ tp->cp_cmd |= rtl_rw_cpluscmd(ioaddr) | PCIMulRW;
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_02 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_03) {
++ dprintk("Set MAC Reg C+CR Offset 0xE0. "
++ "Bit-3 and bit-14 MUST be 1\n");
++ tp->cp_cmd |= (1 << 14);
++ }
++
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++
++ rtl8169_set_magic_reg(ioaddr, tp->mac_version);
++
++ /*
++ * Undocumented corner. Supposedly:
++ * (TxTimer << 12) | (TxPackets << 8) | (RxTimer << 4) | RxPackets
++ */
++ RTL_W16(IntrMitigate, 0x0000);
++
++ rtl_set_rx_tx_desc_registers(tp, ioaddr);
++
++ if (tp->mac_version != RTL_GIGA_MAC_VER_01 &&
++ tp->mac_version != RTL_GIGA_MAC_VER_02 &&
++ tp->mac_version != RTL_GIGA_MAC_VER_03 &&
++ tp->mac_version != RTL_GIGA_MAC_VER_04) {
++ RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
++ rtl_set_rx_tx_config_registers(tp);
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ /* Initially a 10 us delay. Turned it into a PCI commit. - FR */
++ RTL_R8(IntrMask);
++
++ RTL_W32(RxMissed, 0);
++
++ rtl_set_rx_mode(dev);
++
++ /* no early-rx interrupts */
++ RTL_W16(MultiIntr, RTL_R16(MultiIntr) & 0xF000);
++}
++
++static void rtl_csi_write(struct rtl8169_private *tp, int addr, int value)
++{
++ if (tp->csi_ops.write)
++ tp->csi_ops.write(tp, addr, value);
++}
++
++static u32 rtl_csi_read(struct rtl8169_private *tp, int addr)
++{
++ return tp->csi_ops.read ? tp->csi_ops.read(tp, addr) : ~0;
++}
++
++static void rtl_csi_access_enable(struct rtl8169_private *tp, u32 bits)
++{
++ u32 csi;
++
++ csi = rtl_csi_read(tp, 0x070c) & 0x00ffffff;
++ rtl_csi_write(tp, 0x070c, csi | bits);
++}
++
++static void rtl_csi_access_enable_1(struct rtl8169_private *tp)
++{
++ rtl_csi_access_enable(tp, 0x17000000);
++}
++
++static void rtl_csi_access_enable_2(struct rtl8169_private *tp)
++{
++ rtl_csi_access_enable(tp, 0x27000000);
++}
++
++DECLARE_RTL_COND(rtl_csiar_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R32(CSIAR) & CSIAR_FLAG;
++}
++
++static void r8169_csi_write(struct rtl8169_private *tp, int addr, int value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(CSIDR, value);
++ RTL_W32(CSIAR, CSIAR_WRITE_CMD | (addr & CSIAR_ADDR_MASK) |
++ CSIAR_BYTE_ENABLE << CSIAR_BYTE_ENABLE_SHIFT);
++
++ rtl_udelay_loop_wait_low(tp, &rtl_csiar_cond, 10, 100);
++}
++
++static u32 r8169_csi_read(struct rtl8169_private *tp, int addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(CSIAR, (addr & CSIAR_ADDR_MASK) |
++ CSIAR_BYTE_ENABLE << CSIAR_BYTE_ENABLE_SHIFT);
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_csiar_cond, 10, 100) ?
++ RTL_R32(CSIDR) : ~0;
++}
++
++static void r8402_csi_write(struct rtl8169_private *tp, int addr, int value)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(CSIDR, value);
++ RTL_W32(CSIAR, CSIAR_WRITE_CMD | (addr & CSIAR_ADDR_MASK) |
++ CSIAR_BYTE_ENABLE << CSIAR_BYTE_ENABLE_SHIFT |
++ CSIAR_FUNC_NIC);
++
++ rtl_udelay_loop_wait_low(tp, &rtl_csiar_cond, 10, 100);
++}
++
++static u32 r8402_csi_read(struct rtl8169_private *tp, int addr)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W32(CSIAR, (addr & CSIAR_ADDR_MASK) | CSIAR_FUNC_NIC |
++ CSIAR_BYTE_ENABLE << CSIAR_BYTE_ENABLE_SHIFT);
++
++ return rtl_udelay_loop_wait_high(tp, &rtl_csiar_cond, 10, 100) ?
++ RTL_R32(CSIDR) : ~0;
++}
++
++static void __devinit rtl_init_csi_ops(struct rtl8169_private *tp)
++{
++ struct csi_ops *ops = &tp->csi_ops;
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_01:
++ case RTL_GIGA_MAC_VER_02:
++ case RTL_GIGA_MAC_VER_03:
++ case RTL_GIGA_MAC_VER_04:
++ case RTL_GIGA_MAC_VER_05:
++ case RTL_GIGA_MAC_VER_06:
++ case RTL_GIGA_MAC_VER_10:
++ case RTL_GIGA_MAC_VER_11:
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_13:
++ case RTL_GIGA_MAC_VER_14:
++ case RTL_GIGA_MAC_VER_15:
++ case RTL_GIGA_MAC_VER_16:
++ case RTL_GIGA_MAC_VER_17:
++ ops->write = NULL;
++ ops->read = NULL;
++ break;
++
++ case RTL_GIGA_MAC_VER_37:
++ case RTL_GIGA_MAC_VER_38:
++ ops->write = r8402_csi_write;
++ ops->read = r8402_csi_read;
++ break;
++
++ default:
++ ops->write = r8169_csi_write;
++ ops->read = r8169_csi_read;
++ break;
++ }
++}
++
++struct ephy_info {
++ unsigned int offset;
++ u16 mask;
++ u16 bits;
++};
++
++static void rtl_ephy_init(struct rtl8169_private *tp, const struct ephy_info *e,
++ int len)
++{
++ u16 w;
++
++ while (len-- > 0) {
++ w = (rtl_ephy_read(tp, e->offset) & ~e->mask) | e->bits;
++ rtl_ephy_write(tp, e->offset, w);
++ e++;
++ }
++}
++
++static void rtl_disable_clock_request(struct pci_dev *pdev)
++{
++ int cap = pci_pcie_cap(pdev);
++
++ if (cap) {
++ u16 ctl;
++
++ pci_read_config_word(pdev, cap + PCI_EXP_LNKCTL, &ctl);
++ ctl &= ~PCI_EXP_LNKCTL_CLKREQ_EN;
++ pci_write_config_word(pdev, cap + PCI_EXP_LNKCTL, ctl);
++ }
++}
++
++static void rtl_enable_clock_request(struct pci_dev *pdev)
++{
++ int cap = pci_pcie_cap(pdev);
++
++ if (cap) {
++ u16 ctl;
++
++ pci_read_config_word(pdev, cap + PCI_EXP_LNKCTL, &ctl);
++ ctl |= PCI_EXP_LNKCTL_CLKREQ_EN;
++ pci_write_config_word(pdev, cap + PCI_EXP_LNKCTL, ctl);
++ }
++}
++
++#define R8168_CPCMD_QUIRK_MASK (\
++ EnableBist | \
++ Mac_dbgo_oe | \
++ Force_half_dup | \
++ Force_rxflow_en | \
++ Force_txflow_en | \
++ Cxpl_dbg_sel | \
++ ASF | \
++ PktCntrDisable | \
++ Mac_dbgo_sel)
++
++static void rtl_hw_start_8168bb(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) & ~R8168_CPCMD_QUIRK_MASK);
++
++ rtl_tx_performance_tweak(pdev,
++ (0x5 << MAX_READ_REQUEST_SHIFT) | PCI_EXP_DEVCTL_NOSNOOP_EN);
++}
++
++static void rtl_hw_start_8168bef(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ rtl_hw_start_8168bb(tp);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ RTL_W8(Config4, RTL_R8(Config4) & ~(1 << 0));
++}
++
++static void __rtl_hw_start_8168cp(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ RTL_W8(Config1, RTL_R8(Config1) | Speed_down);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ rtl_disable_clock_request(pdev);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) & ~R8168_CPCMD_QUIRK_MASK);
++}
++
++static void rtl_hw_start_8168cp_1(struct rtl8169_private *tp)
++{
++ static const struct ephy_info e_info_8168cp[] = {
++ { 0x01, 0, 0x0001 },
++ { 0x02, 0x0800, 0x1000 },
++ { 0x03, 0, 0x0042 },
++ { 0x06, 0x0080, 0x0000 },
++ { 0x07, 0, 0x2000 }
++ };
++
++ rtl_csi_access_enable_2(tp);
++
++ rtl_ephy_init(tp, e_info_8168cp, ARRAY_SIZE(e_info_8168cp));
++
++ __rtl_hw_start_8168cp(tp);
++}
++
++static void rtl_hw_start_8168cp_2(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ rtl_csi_access_enable_2(tp);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) & ~R8168_CPCMD_QUIRK_MASK);
++}
++
++static void rtl_hw_start_8168cp_3(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ rtl_csi_access_enable_2(tp);
++
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ /* Magic. */
++ RTL_W8(DBG_REG, 0x20);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) & ~R8168_CPCMD_QUIRK_MASK);
++}
++
++static void rtl_hw_start_8168c_1(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ static const struct ephy_info e_info_8168c_1[] = {
++ { 0x02, 0x0800, 0x1000 },
++ { 0x03, 0, 0x0002 },
++ { 0x06, 0x0080, 0x0000 }
++ };
++
++ rtl_csi_access_enable_2(tp);
++
++ RTL_W8(DBG_REG, 0x06 | FIX_NAK_1 | FIX_NAK_2);
++
++ rtl_ephy_init(tp, e_info_8168c_1, ARRAY_SIZE(e_info_8168c_1));
++
++ __rtl_hw_start_8168cp(tp);
++}
++
++static void rtl_hw_start_8168c_2(struct rtl8169_private *tp)
++{
++ static const struct ephy_info e_info_8168c_2[] = {
++ { 0x01, 0, 0x0001 },
++ { 0x03, 0x0400, 0x0220 }
++ };
++
++ rtl_csi_access_enable_2(tp);
++
++ rtl_ephy_init(tp, e_info_8168c_2, ARRAY_SIZE(e_info_8168c_2));
++
++ __rtl_hw_start_8168cp(tp);
++}
++
++static void rtl_hw_start_8168c_3(struct rtl8169_private *tp)
++{
++ rtl_hw_start_8168c_2(tp);
++}
++
++static void rtl_hw_start_8168c_4(struct rtl8169_private *tp)
++{
++ rtl_csi_access_enable_2(tp);
++
++ __rtl_hw_start_8168cp(tp);
++}
++
++static void rtl_hw_start_8168d(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ rtl_csi_access_enable_2(tp);
++
++ rtl_disable_clock_request(pdev);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W16(CPlusCmd, RTL_R16(CPlusCmd) & ~R8168_CPCMD_QUIRK_MASK);
++}
++
++static void rtl_hw_start_8168dp(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ rtl_csi_access_enable_1(tp);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ rtl_disable_clock_request(pdev);
++}
++
++static void rtl_hw_start_8168d_4(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++ static const struct ephy_info e_info_8168d_4[] = {
++ { 0x0b, ~0, 0x48 },
++ { 0x19, 0x20, 0x50 },
++ { 0x0c, ~0, 0x20 }
++ };
++ int i;
++
++ rtl_csi_access_enable_1(tp);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ for (i = 0; i < ARRAY_SIZE(e_info_8168d_4); i++) {
++ const struct ephy_info *e = e_info_8168d_4 + i;
++ u16 w;
++
++ w = rtl_ephy_read(tp, e->offset);
++ rtl_ephy_write(tp, 0x03, (w & e->mask) | e->bits);
++ }
++
++ rtl_enable_clock_request(pdev);
++}
++
++static void rtl_hw_start_8168e_1(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++ static const struct ephy_info e_info_8168e_1[] = {
++ { 0x00, 0x0200, 0x0100 },
++ { 0x00, 0x0000, 0x0004 },
++ { 0x06, 0x0002, 0x0001 },
++ { 0x06, 0x0000, 0x0030 },
++ { 0x07, 0x0000, 0x2000 },
++ { 0x00, 0x0000, 0x0020 },
++ { 0x03, 0x5800, 0x2000 },
++ { 0x03, 0x0000, 0x0001 },
++ { 0x01, 0x0800, 0x1000 },
++ { 0x07, 0x0000, 0x4000 },
++ { 0x1e, 0x0000, 0x2000 },
++ { 0x19, 0xffff, 0xfe6c },
++ { 0x0a, 0x0000, 0x0040 }
++ };
++
++ rtl_csi_access_enable_2(tp);
++
++ rtl_ephy_init(tp, e_info_8168e_1, ARRAY_SIZE(e_info_8168e_1));
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ rtl_disable_clock_request(pdev);
++
++ /* Reset tx FIFO pointer */
++ RTL_W32(MISC, RTL_R32(MISC) | TXPLA_RST);
++ RTL_W32(MISC, RTL_R32(MISC) & ~TXPLA_RST);
++
++ RTL_W8(Config5, RTL_R8(Config5) & ~Spi_en);
++}
++
++static void rtl_hw_start_8168e_2(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++ static const struct ephy_info e_info_8168e_2[] = {
++ { 0x09, 0x0000, 0x0080 },
++ { 0x19, 0x0000, 0x0224 }
++ };
++
++ rtl_csi_access_enable_1(tp);
++
++ rtl_ephy_init(tp, e_info_8168e_2, ARRAY_SIZE(e_info_8168e_2));
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ rtl_eri_write(tp, 0xc0, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xb8, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xc8, ERIAR_MASK_1111, 0x00100002, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xe8, ERIAR_MASK_1111, 0x00100006, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xcc, ERIAR_MASK_1111, 0x00000050, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xd0, ERIAR_MASK_1111, 0x07ff0060, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0x1b0, ERIAR_MASK_0001, 0x10, 0x00, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0x0d4, ERIAR_MASK_0011, 0x0c00, 0xff00, ERIAR_EXGMAC);
++
++ RTL_W8(MaxTxPacketSize, EarlySize);
++
++ rtl_disable_clock_request(pdev);
++
++ RTL_W32(TxConfig, RTL_R32(TxConfig) | TXCFG_AUTO_FIFO);
++ RTL_W8(MCU, RTL_R8(MCU) & ~NOW_IS_OOB);
++
++ /* Adjust EEE LED frequency */
++ RTL_W8(EEE_LED, RTL_R8(EEE_LED) & ~0x07);
++
++ RTL_W8(DLLPR, RTL_R8(DLLPR) | PFM_EN);
++ RTL_W32(MISC, RTL_R32(MISC) | PWM_EN);
++ RTL_W8(Config5, RTL_R8(Config5) & ~Spi_en);
++}
++
++static void rtl_hw_start_8168f(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ rtl_csi_access_enable_2(tp);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ rtl_eri_write(tp, 0xc0, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xb8, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xc8, ERIAR_MASK_1111, 0x00100002, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xe8, ERIAR_MASK_1111, 0x00100006, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x00, 0x01, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x01, 0x00, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0x1b0, ERIAR_MASK_0001, 0x10, 0x00, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0x1d0, ERIAR_MASK_0001, 0x10, 0x00, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xcc, ERIAR_MASK_1111, 0x00000050, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xd0, ERIAR_MASK_1111, 0x00000060, ERIAR_EXGMAC);
++
++ RTL_W8(MaxTxPacketSize, EarlySize);
++
++ rtl_disable_clock_request(pdev);
++
++ RTL_W32(TxConfig, RTL_R32(TxConfig) | TXCFG_AUTO_FIFO);
++ RTL_W8(MCU, RTL_R8(MCU) & ~NOW_IS_OOB);
++ RTL_W8(DLLPR, RTL_R8(DLLPR) | PFM_EN);
++ RTL_W32(MISC, RTL_R32(MISC) | PWM_EN);
++ RTL_W8(Config5, RTL_R8(Config5) & ~Spi_en);
++}
++
++static void rtl_hw_start_8168f_1(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ static const struct ephy_info e_info_8168f_1[] = {
++ { 0x06, 0x00c0, 0x0020 },
++ { 0x08, 0x0001, 0x0002 },
++ { 0x09, 0x0000, 0x0080 },
++ { 0x19, 0x0000, 0x0224 }
++ };
++
++ rtl_hw_start_8168f(tp);
++
++ rtl_ephy_init(tp, e_info_8168f_1, ARRAY_SIZE(e_info_8168f_1));
++
++ rtl_w1w0_eri(tp, 0x0d4, ERIAR_MASK_0011, 0x0c00, 0xff00, ERIAR_EXGMAC);
++
++ /* Adjust EEE LED frequency */
++ RTL_W8(EEE_LED, RTL_R8(EEE_LED) & ~0x07);
++}
++
++static void rtl_hw_start_8411(struct rtl8169_private *tp)
++{
++ static const struct ephy_info e_info_8168f_1[] = {
++ { 0x06, 0x00c0, 0x0020 },
++ { 0x0f, 0xffff, 0x5200 },
++ { 0x1e, 0x0000, 0x4000 },
++ { 0x19, 0x0000, 0x0224 }
++ };
++
++ rtl_hw_start_8168f(tp);
++
++ rtl_ephy_init(tp, e_info_8168f_1, ARRAY_SIZE(e_info_8168f_1));
++
++ rtl_w1w0_eri(tp, 0x0d4, ERIAR_MASK_0011, 0x0c00, 0x0000, ERIAR_EXGMAC);
++}
++
++static void rtl_hw_start_8168g_1(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ rtl_eri_write(tp, 0xc8, ERIAR_MASK_0101, 0x080002, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xcc, ERIAR_MASK_0001, 0x38, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xd0, ERIAR_MASK_0001, 0x48, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xe8, ERIAR_MASK_1111, 0x00100006, ERIAR_EXGMAC);
++
++ rtl_csi_access_enable_1(tp);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x00, 0x01, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x01, 0x00, ERIAR_EXGMAC);
++
++ RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
++ RTL_W32(MISC, RTL_R32(MISC) & ~RXDV_GATED_EN);
++ RTL_W8(MaxTxPacketSize, EarlySize);
++
++ rtl_eri_write(tp, 0xc0, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xb8, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++
++ /* Adjust EEE LED frequency */
++ RTL_W8(EEE_LED, RTL_R8(EEE_LED) & ~0x07);
++
++ rtl_w1w0_eri(tp, 0x2fc, ERIAR_MASK_0001, 0x01, 0x02, ERIAR_EXGMAC);
++}
++
++static void rtl_hw_start_8168(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ rtl_set_rx_max_size(ioaddr, rx_buf_sz);
++
++ tp->cp_cmd |= RTL_R16(CPlusCmd) | PktCntrDisable | INTT_1;
++
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++
++ RTL_W16(IntrMitigate, 0x5151);
++
++ /* Work around for RxFIFO overflow. */
++ if (tp->mac_version == RTL_GIGA_MAC_VER_11) {
++ tp->event_slow |= RxFIFOOver | PCSTimeout;
++ tp->event_slow &= ~RxOverflow;
++ }
++
++ rtl_set_rx_tx_desc_registers(tp, ioaddr);
++
++ rtl_set_rx_mode(dev);
++
++ RTL_W32(TxConfig, (TX_DMA_BURST << TxDMAShift) |
++ (InterFrameGap << TxInterFrameGapShift));
++
++ RTL_R8(IntrMask);
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_11:
++ rtl_hw_start_8168bb(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_17:
++ rtl_hw_start_8168bef(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_18:
++ rtl_hw_start_8168cp_1(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_19:
++ rtl_hw_start_8168c_1(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_20:
++ rtl_hw_start_8168c_2(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_21:
++ rtl_hw_start_8168c_3(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_22:
++ rtl_hw_start_8168c_4(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_23:
++ rtl_hw_start_8168cp_2(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_24:
++ rtl_hw_start_8168cp_3(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_25:
++ case RTL_GIGA_MAC_VER_26:
++ case RTL_GIGA_MAC_VER_27:
++ rtl_hw_start_8168d(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_28:
++ rtl_hw_start_8168d_4(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_31:
++ rtl_hw_start_8168dp(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_32:
++ case RTL_GIGA_MAC_VER_33:
++ rtl_hw_start_8168e_1(tp);
++ break;
++ case RTL_GIGA_MAC_VER_34:
++ rtl_hw_start_8168e_2(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_35:
++ case RTL_GIGA_MAC_VER_36:
++ rtl_hw_start_8168f_1(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_38:
++ rtl_hw_start_8411(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_40:
++ case RTL_GIGA_MAC_VER_41:
++ rtl_hw_start_8168g_1(tp);
++ break;
++
++ default:
++ printk(KERN_ERR PFX "%s: unknown chipset (mac_version = %d).\n",
++ dev->name, tp->mac_version);
++ break;
++ }
++
++ RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ RTL_W16(MultiIntr, RTL_R16(MultiIntr) & 0xF000);
++}
++
++#define R810X_CPCMD_QUIRK_MASK (\
++ EnableBist | \
++ Mac_dbgo_oe | \
++ Force_half_dup | \
++ Force_rxflow_en | \
++ Force_txflow_en | \
++ Cxpl_dbg_sel | \
++ ASF | \
++ PktCntrDisable | \
++ Mac_dbgo_sel)
++
++static void rtl_hw_start_8102e_1(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++ static const struct ephy_info e_info_8102e_1[] = {
++ { 0x01, 0, 0x6e65 },
++ { 0x02, 0, 0x091f },
++ { 0x03, 0, 0xc2f9 },
++ { 0x06, 0, 0xafb5 },
++ { 0x07, 0, 0x0e00 },
++ { 0x19, 0, 0xec80 },
++ { 0x01, 0, 0x2e65 },
++ { 0x01, 0, 0x6e65 }
++ };
++ u8 cfg1;
++
++ rtl_csi_access_enable_2(tp);
++
++ RTL_W8(DBG_REG, FIX_NAK_1);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W8(Config1,
++ LEDS1 | LEDS0 | Speed_down | MEMMAP | IOMAP | VPD | PMEnable);
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++
++ cfg1 = RTL_R8(Config1);
++ if ((cfg1 & LEDS0) && (cfg1 & LEDS1))
++ RTL_W8(Config1, cfg1 & ~LEDS0);
++
++ rtl_ephy_init(tp, e_info_8102e_1, ARRAY_SIZE(e_info_8102e_1));
++}
++
++static void rtl_hw_start_8102e_2(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ rtl_csi_access_enable_2(tp);
++
++ rtl_tx_performance_tweak(pdev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ RTL_W8(Config1, MEMMAP | IOMAP | VPD | PMEnable);
++ RTL_W8(Config3, RTL_R8(Config3) & ~Beacon_en);
++}
++
++static void rtl_hw_start_8102e_3(struct rtl8169_private *tp)
++{
++ rtl_hw_start_8102e_2(tp);
++
++ rtl_ephy_write(tp, 0x03, 0xc2f9);
++}
++
++static void rtl_hw_start_8105e_1(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ static const struct ephy_info e_info_8105e_1[] = {
++ { 0x07, 0, 0x4000 },
++ { 0x19, 0, 0x0200 },
++ { 0x19, 0, 0x0020 },
++ { 0x1e, 0, 0x2000 },
++ { 0x03, 0, 0x0001 },
++ { 0x19, 0, 0x0100 },
++ { 0x19, 0, 0x0004 },
++ { 0x0a, 0, 0x0020 }
++ };
++
++ /* Force LAN exit from ASPM if Rx/Tx are not idle */
++ RTL_W32(FuncEvent, RTL_R32(FuncEvent) | 0x002800);
++
++ /* Disable Early Tally Counter */
++ RTL_W32(FuncEvent, RTL_R32(FuncEvent) & ~0x010000);
++
++ RTL_W8(MCU, RTL_R8(MCU) | EN_NDP | EN_OOB_RESET);
++ RTL_W8(DLLPR, RTL_R8(DLLPR) | PFM_EN);
++
++ rtl_ephy_init(tp, e_info_8105e_1, ARRAY_SIZE(e_info_8105e_1));
++}
++
++static void rtl_hw_start_8105e_2(struct rtl8169_private *tp)
++{
++ rtl_hw_start_8105e_1(tp);
++ rtl_ephy_write(tp, 0x1e, rtl_ephy_read(tp, 0x1e) | 0x8000);
++}
++
++static void rtl_hw_start_8402(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ static const struct ephy_info e_info_8402[] = {
++ { 0x19, 0xffff, 0xff64 },
++ { 0x1e, 0, 0x4000 }
++ };
++
++ rtl_csi_access_enable_2(tp);
++
++ /* Force LAN exit from ASPM if Rx/Tx are not idle */
++ RTL_W32(FuncEvent, RTL_R32(FuncEvent) | 0x002800);
++
++ RTL_W32(TxConfig, RTL_R32(TxConfig) | TXCFG_AUTO_FIFO);
++ RTL_W8(MCU, RTL_R8(MCU) & ~NOW_IS_OOB);
++
++ rtl_ephy_init(tp, e_info_8402, ARRAY_SIZE(e_info_8402));
++
++ rtl_tx_performance_tweak(tp->pci_dev, 0x5 << MAX_READ_REQUEST_SHIFT);
++
++ rtl_eri_write(tp, 0xc8, ERIAR_MASK_1111, 0x00000002, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xe8, ERIAR_MASK_1111, 0x00000006, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x00, 0x01, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0xdc, ERIAR_MASK_0001, 0x01, 0x00, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xc0, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_eri_write(tp, 0xb8, ERIAR_MASK_0011, 0x0000, ERIAR_EXGMAC);
++ rtl_w1w0_eri(tp, 0x0d4, ERIAR_MASK_0011, 0x0e00, 0xff00, ERIAR_EXGMAC);
++}
++
++static void rtl_hw_start_8106(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ /* Force LAN exit from ASPM if Rx/Tx are not idle */
++ RTL_W32(FuncEvent, RTL_R32(FuncEvent) | 0x002800);
++
++ RTL_W32(MISC, (RTL_R32(MISC) | DISABLE_LAN_EN) & ~EARLY_TALLY_EN);
++ RTL_W8(MCU, RTL_R8(MCU) | EN_NDP | EN_OOB_RESET);
++ RTL_W8(DLLPR, RTL_R8(DLLPR) & ~PFM_EN);
++}
++
++static void rtl_hw_start_8101(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++
++ if (tp->mac_version >= RTL_GIGA_MAC_VER_30)
++ tp->event_slow &= ~RxFIFOOver;
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_13 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_16) {
++ int cap = pci_pcie_cap(pdev);
++
++ if (cap) {
++ pci_write_config_word(pdev, cap + PCI_EXP_DEVCTL,
++ PCI_EXP_DEVCTL_NOSNOOP_EN);
++ }
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_07:
++ rtl_hw_start_8102e_1(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_08:
++ rtl_hw_start_8102e_3(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_09:
++ rtl_hw_start_8102e_2(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_29:
++ rtl_hw_start_8105e_1(tp);
++ break;
++ case RTL_GIGA_MAC_VER_30:
++ rtl_hw_start_8105e_2(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_37:
++ rtl_hw_start_8402(tp);
++ break;
++
++ case RTL_GIGA_MAC_VER_39:
++ rtl_hw_start_8106(tp);
++ break;
++ }
++
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ RTL_W8(MaxTxPacketSize, TxPacketMax);
++
++ rtl_set_rx_max_size(ioaddr, rx_buf_sz);
++
++ tp->cp_cmd &= ~R810X_CPCMD_QUIRK_MASK;
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++
++ RTL_W16(IntrMitigate, 0x0000);
++
++ rtl_set_rx_tx_desc_registers(tp, ioaddr);
++
++ RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
++ rtl_set_rx_tx_config_registers(tp);
++
++ RTL_R8(IntrMask);
++
++ rtl_set_rx_mode(dev);
++
++ RTL_W16(MultiIntr, RTL_R16(MultiIntr) & 0xf000);
++}
++
++static int rtl8169_change_mtu(struct net_device *dev, int new_mtu)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (new_mtu < ETH_ZLEN ||
++ new_mtu > rtl_chip_infos[tp->mac_version].jumbo_max)
++ return -EINVAL;
++
++ if (new_mtu > ETH_DATA_LEN)
++ rtl_hw_jumbo_enable(tp);
++ else
++ rtl_hw_jumbo_disable(tp);
++
++ dev->mtu = new_mtu;
++ netdev_update_features(dev);
++
++ return 0;
++}
++
++static inline void rtl8169_make_unusable_by_asic(struct RxDesc *desc)
++{
++ desc->addr = cpu_to_le64(0x0badbadbadbadbadull);
++ desc->opts1 &= ~cpu_to_le32(DescOwn | RsvdMask);
++}
++
++static void rtl8169_free_rx_databuff(struct rtl8169_private *tp,
++ void **data_buff, struct RxDesc *desc)
++{
++ dma_unmap_single(&tp->pci_dev->dev, le64_to_cpu(desc->addr), rx_buf_sz,
++ DMA_FROM_DEVICE);
++
++ kfree(*data_buff);
++ *data_buff = NULL;
++ rtl8169_make_unusable_by_asic(desc);
++}
++
++static inline void rtl8169_mark_to_asic(struct RxDesc *desc, u32 rx_buf_sz)
++{
++ u32 eor = le32_to_cpu(desc->opts1) & RingEnd;
++
++ desc->opts1 = cpu_to_le32(DescOwn | eor | rx_buf_sz);
++}
++
++static inline void rtl8169_map_to_asic(struct RxDesc *desc, dma_addr_t mapping,
++ u32 rx_buf_sz)
++{
++ desc->addr = cpu_to_le64(mapping);
++ wmb();
++ rtl8169_mark_to_asic(desc, rx_buf_sz);
++}
++
++static inline void *rtl8169_align(void *data)
++{
++ return (void *)ALIGN((long)data, 16);
++}
++
++static struct sk_buff *rtl8169_alloc_rx_data(struct rtl8169_private *tp,
++ struct RxDesc *desc)
++{
++ void *data;
++ dma_addr_t mapping;
++ struct device *d = &tp->pci_dev->dev;
++ struct net_device *dev = tp->dev;
++ int node = dev->dev.parent ? dev_to_node(dev->dev.parent) : -1;
++
++ data = kmalloc_node(rx_buf_sz, GFP_KERNEL, node);
++ if (!data)
++ return NULL;
++
++ if (rtl8169_align(data) != data) {
++ kfree(data);
++ data = kmalloc_node(rx_buf_sz + 15, GFP_KERNEL, node);
++ if (!data)
++ return NULL;
++ }
++
++ mapping = dma_map_single(d, rtl8169_align(data), rx_buf_sz,
++ DMA_FROM_DEVICE);
++ if (unlikely(dma_mapping_error(d, mapping))) {
++ if (net_ratelimit())
++ netif_err(tp, drv, tp->dev, "Failed to map RX DMA!\n");
++ goto err_out;
++ }
++
++ rtl8169_map_to_asic(desc, mapping, rx_buf_sz);
++ return data;
++
++err_out:
++ kfree(data);
++ return NULL;
++}
++
++static void rtl8169_rx_clear(struct rtl8169_private *tp)
++{
++ unsigned int i;
++
++ for (i = 0; i < NUM_RX_DESC; i++) {
++ if (tp->Rx_databuff[i]) {
++ rtl8169_free_rx_databuff(tp, tp->Rx_databuff + i,
++ tp->RxDescArray + i);
++ }
++ }
++}
++
++static inline void rtl8169_mark_as_last_descriptor(struct RxDesc *desc)
++{
++ desc->opts1 |= cpu_to_le32(RingEnd);
++}
++
++static int rtl8169_rx_fill(struct rtl8169_private *tp)
++{
++ unsigned int i;
++
++ for (i = 0; i < NUM_RX_DESC; i++) {
++ void *data;
++
++ if (tp->Rx_databuff[i])
++ continue;
++
++ data = rtl8169_alloc_rx_data(tp, tp->RxDescArray + i);
++ if (!data) {
++ rtl8169_make_unusable_by_asic(tp->RxDescArray + i);
++ goto err_out;
++ }
++ tp->Rx_databuff[i] = data;
++ }
++
++ rtl8169_mark_as_last_descriptor(tp->RxDescArray + NUM_RX_DESC - 1);
++ return 0;
++
++err_out:
++ rtl8169_rx_clear(tp);
++ return -ENOMEM;
++}
++
++static int rtl8169_init_ring(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl8169_init_ring_indexes(tp);
++
++ memset(tp->tx_skb, 0x0, NUM_TX_DESC * sizeof(struct ring_info));
++ memset(tp->Rx_databuff, 0x0, NUM_RX_DESC * sizeof(void *));
++
++ return rtl8169_rx_fill(tp);
++}
++
++static void rtl8169_unmap_tx_skb(struct device *d, struct ring_info *tx_skb,
++ struct TxDesc *desc)
++{
++ unsigned int len = tx_skb->len;
++
++ dma_unmap_single(d, le64_to_cpu(desc->addr), len, DMA_TO_DEVICE);
++
++ desc->opts1 = 0x00;
++ desc->opts2 = 0x00;
++ desc->addr = 0x00;
++ tx_skb->len = 0;
++}
++
++static void rtl8169_tx_clear_range(struct rtl8169_private *tp, u32 start,
++ unsigned int n)
++{
++ unsigned int i;
++
++ for (i = 0; i < n; i++) {
++ unsigned int entry = (start + i) % NUM_TX_DESC;
++ struct ring_info *tx_skb = tp->tx_skb + entry;
++ unsigned int len = tx_skb->len;
++
++ if (len) {
++ struct sk_buff *skb = tx_skb->skb;
++
++ rtl8169_unmap_tx_skb(&tp->pci_dev->dev, tx_skb,
++ tp->TxDescArray + entry);
++ if (skb) {
++ tp->dev->stats.tx_dropped++;
++ dev_kfree_skb(skb);
++ tx_skb->skb = NULL;
++ }
++ }
++ }
++}
++
++static void rtl8169_tx_clear(struct rtl8169_private *tp)
++{
++ rtl8169_tx_clear_range(tp, tp->dirty_tx, NUM_TX_DESC);
++ tp->cur_tx = tp->dirty_tx = 0;
++}
++
++static void rtl_reset_work(struct rtl8169_private *tp)
++{
++ struct net_device *dev = tp->dev;
++ int i;
++
++ napi_disable(&tp->napi);
++ netif_stop_queue(dev);
++ synchronize_sched();
++
++ rtl8169_hw_reset(tp);
++
++ for (i = 0; i < NUM_RX_DESC; i++)
++ rtl8169_mark_to_asic(tp->RxDescArray + i, rx_buf_sz);
++
++ rtl8169_tx_clear(tp);
++ rtl8169_init_ring_indexes(tp);
++
++ napi_enable(&tp->napi);
++ rtl_hw_start(dev);
++ netif_wake_queue(dev);
++ rtl8169_check_link_status(dev, tp, tp->mmio_addr);
++}
++
++static void rtl8169_tx_timeout(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl_schedule_task(tp, RTL_FLAG_TASK_RESET_PENDING);
++}
++
++static int rtl8169_xmit_frags(struct rtl8169_private *tp, struct sk_buff *skb,
++ u32 *opts)
++{
++ struct skb_shared_info *info = skb_shinfo(skb);
++ unsigned int cur_frag, entry;
++ struct TxDesc * uninitialized_var(txd);
++ struct device *d = &tp->pci_dev->dev;
++
++ entry = tp->cur_tx;
++ for (cur_frag = 0; cur_frag < info->nr_frags; cur_frag++) {
++ const skb_frag_t *frag = info->frags + cur_frag;
++ dma_addr_t mapping;
++ u32 status, len;
++ void *addr;
++
++ entry = (entry + 1) % NUM_TX_DESC;
++
++ txd = tp->TxDescArray + entry;
++ len = skb_frag_size(frag);
++ addr = skb_frag_address(frag);
++ mapping = dma_map_single(d, addr, len, DMA_TO_DEVICE);
++ if (unlikely(dma_mapping_error(d, mapping))) {
++ if (net_ratelimit())
++ netif_err(tp, drv, tp->dev,
++ "Failed to map TX fragments DMA!\n");
++ goto err_out;
++ }
++
++ /* Anti gcc 2.95.3 bugware (sic) */
++ status = opts[0] | len |
++ (RingEnd * !((entry + 1) % NUM_TX_DESC));
++
++ txd->opts1 = cpu_to_le32(status);
++ txd->opts2 = cpu_to_le32(opts[1]);
++ txd->addr = cpu_to_le64(mapping);
++
++ tp->tx_skb[entry].len = len;
++ }
++
++ if (cur_frag) {
++ tp->tx_skb[entry].skb = skb;
++ txd->opts1 |= cpu_to_le32(LastFrag);
++ }
++
++ return cur_frag;
++
++err_out:
++ rtl8169_tx_clear_range(tp, tp->cur_tx + 1, cur_frag);
++ return -EIO;
++}
++
++static inline void rtl8169_tso_csum(struct rtl8169_private *tp,
++ struct sk_buff *skb, u32 *opts)
++{
++ const struct rtl_tx_desc_info *info = tx_desc_info + tp->txd_version;
++ u32 mss = skb_shinfo(skb)->gso_size;
++ int offset = info->opts_offset;
++
++ if (mss) {
++ opts[0] |= TD_LSO;
++ opts[offset] |= min(mss, TD_MSS_MAX) << info->mss_shift;
++ } else if (skb->ip_summed == CHECKSUM_PARTIAL) {
++ const struct iphdr *ip = ip_hdr(skb);
++
++ if (ip->protocol == IPPROTO_TCP)
++ opts[offset] |= info->checksum.tcp;
++ else if (ip->protocol == IPPROTO_UDP)
++ opts[offset] |= info->checksum.udp;
++ else
++ WARN_ON_ONCE(1);
++ }
++}
++
++static netdev_tx_t rtl8169_start_xmit(struct sk_buff *skb,
++ struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ unsigned int entry = tp->cur_tx % NUM_TX_DESC;
++ struct TxDesc *txd = tp->TxDescArray + entry;
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct device *d = &tp->pci_dev->dev;
++ dma_addr_t mapping;
++ u32 status, len;
++ u32 opts[2];
++ int frags;
++
++ if (unlikely(!TX_FRAGS_READY_FOR(tp, skb_shinfo(skb)->nr_frags))) {
++ netif_err(tp, drv, dev, "BUG! Tx Ring full when queue awake!\n");
++ goto err_stop_0;
++ }
++
++ if (unlikely(le32_to_cpu(txd->opts1) & DescOwn))
++ goto err_stop_0;
++
++ len = skb_headlen(skb);
++ mapping = dma_map_single(d, skb->data, len, DMA_TO_DEVICE);
++ if (unlikely(dma_mapping_error(d, mapping))) {
++ if (net_ratelimit())
++ netif_err(tp, drv, dev, "Failed to map TX DMA!\n");
++ goto err_dma_0;
++ }
++
++ tp->tx_skb[entry].len = len;
++ txd->addr = cpu_to_le64(mapping);
++
++ opts[1] = cpu_to_le32(rtl8169_tx_vlan_tag(tp, skb));
++ opts[0] = DescOwn;
++
++ rtl8169_tso_csum(tp, skb, opts);
++
++ frags = rtl8169_xmit_frags(tp, skb, opts);
++ if (frags < 0)
++ goto err_dma_1;
++ else if (frags)
++ opts[0] |= FirstFrag;
++ else {
++ opts[0] |= FirstFrag | LastFrag;
++ tp->tx_skb[entry].skb = skb;
++ }
++
++ txd->opts2 = cpu_to_le32(opts[1]);
++
++ skb_tx_timestamp(skb);
++
++ wmb();
++
++ /* Anti gcc 2.95.3 bugware (sic) */
++ status = opts[0] | len | (RingEnd * !((entry + 1) % NUM_TX_DESC));
++ txd->opts1 = cpu_to_le32(status);
++
++ tp->cur_tx += frags + 1;
++
++ wmb();
++
++ RTL_W8(TxPoll, NPQ);
++
++ mmiowb();
++
++ if (!TX_FRAGS_READY_FOR(tp, MAX_SKB_FRAGS)) {
++ /* Avoid wrongly optimistic queue wake-up: rtl_tx thread must
++ * not miss a ring update when it notices a stopped queue.
++ */
++ smp_wmb();
++ netif_stop_queue(dev);
++ /* Sync with rtl_tx:
++ * - publish queue status and cur_tx ring index (write barrier)
++ * - refresh dirty_tx ring index (read barrier).
++ * May the current thread have a pessimistic view of the ring
++ * status and forget to wake up queue, a racing rtl_tx thread
++ * can't.
++ */
++ smp_mb();
++ if (TX_FRAGS_READY_FOR(tp, MAX_SKB_FRAGS))
++ netif_wake_queue(dev);
++ }
++
++ return NETDEV_TX_OK;
++
++err_dma_1:
++ rtl8169_unmap_tx_skb(d, tp->tx_skb + entry, txd);
++err_dma_0:
++ dev_kfree_skb(skb);
++ dev->stats.tx_dropped++;
++ return NETDEV_TX_OK;
++
++err_stop_0:
++ netif_stop_queue(dev);
++ dev->stats.tx_dropped++;
++ return NETDEV_TX_BUSY;
++}
++
++static void rtl8169_pcierr_interrupt(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ struct pci_dev *pdev = tp->pci_dev;
++ u16 pci_status, pci_cmd;
++
++ pci_read_config_word(pdev, PCI_COMMAND, &pci_cmd);
++ pci_read_config_word(pdev, PCI_STATUS, &pci_status);
++
++ netif_err(tp, intr, dev, "PCI error (cmd = 0x%04x, status = 0x%04x)\n",
++ pci_cmd, pci_status);
++
++ /*
++ * The recovery sequence below admits a very elaborated explanation:
++ * - it seems to work;
++ * - I did not see what else could be done;
++ * - it makes iop3xx happy.
++ *
++ * Feel free to adjust to your needs.
++ */
++ if (pdev->broken_parity_status)
++ pci_cmd &= ~PCI_COMMAND_PARITY;
++ else
++ pci_cmd |= PCI_COMMAND_SERR | PCI_COMMAND_PARITY;
++
++ pci_write_config_word(pdev, PCI_COMMAND, pci_cmd);
++
++ pci_write_config_word(pdev, PCI_STATUS,
++ pci_status & (PCI_STATUS_DETECTED_PARITY |
++ PCI_STATUS_SIG_SYSTEM_ERROR | PCI_STATUS_REC_MASTER_ABORT |
++ PCI_STATUS_REC_TARGET_ABORT | PCI_STATUS_SIG_TARGET_ABORT));
++
++ /* The infamous DAC f*ckup only happens at boot time */
++ if ((tp->cp_cmd & PCIDAC) && !tp->dirty_rx && !tp->cur_rx) {
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ netif_info(tp, intr, dev, "disabling PCI DAC\n");
++ tp->cp_cmd &= ~PCIDAC;
++ RTL_W16(CPlusCmd, tp->cp_cmd);
++ dev->features &= ~NETIF_F_HIGHDMA;
++ }
++
++ rtl8169_hw_reset(tp);
++
++ rtl_schedule_task(tp, RTL_FLAG_TASK_RESET_PENDING);
++}
++
++static void rtl_tx(struct net_device *dev, struct rtl8169_private *tp)
++{
++ unsigned int dirty_tx, tx_left;
++
++ dirty_tx = tp->dirty_tx;
++ smp_rmb();
++ tx_left = tp->cur_tx - dirty_tx;
++
++ while (tx_left > 0) {
++ unsigned int entry = dirty_tx % NUM_TX_DESC;
++ struct ring_info *tx_skb = tp->tx_skb + entry;
++ u32 status;
++
++ rmb();
++ status = le32_to_cpu(tp->TxDescArray[entry].opts1);
++ if (status & DescOwn)
++ break;
++
++ rtl8169_unmap_tx_skb(&tp->pci_dev->dev, tx_skb,
++ tp->TxDescArray + entry);
++ if (status & LastFrag) {
++ u64_stats_update_begin(&tp->tx_stats.syncp);
++ tp->tx_stats.packets++;
++ tp->tx_stats.bytes += tx_skb->skb->len;
++ u64_stats_update_end(&tp->tx_stats.syncp);
++ dev_kfree_skb(tx_skb->skb);
++ tx_skb->skb = NULL;
++ }
++ dirty_tx++;
++ tx_left--;
++ }
++
++ if (tp->dirty_tx != dirty_tx) {
++ tp->dirty_tx = dirty_tx;
++ /* Sync with rtl8169_start_xmit:
++ * - publish dirty_tx ring index (write barrier)
++ * - refresh cur_tx ring index and queue status (read barrier)
++ * May the current thread miss the stopped queue condition,
++ * a racing xmit thread can only have a right view of the
++ * ring status.
++ */
++ smp_mb();
++ if (netif_queue_stopped(dev) &&
++ TX_FRAGS_READY_FOR(tp, MAX_SKB_FRAGS)) {
++ netif_wake_queue(dev);
++ }
++ /*
++ * 8168 hack: TxPoll requests are lost when the Tx packets are
++ * too close. Let's kick an extra TxPoll request when a burst
++ * of start_xmit activity is detected (if it is not detected,
++ * it is slow enough). -- FR
++ */
++ if (tp->cur_tx != dirty_tx) {
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ RTL_W8(TxPoll, NPQ);
++ }
++ }
++}
++
++static inline int rtl8169_fragmented_frame(u32 status)
++{
++ return (status & (FirstFrag | LastFrag)) != (FirstFrag | LastFrag);
++}
++
++static inline void rtl8169_rx_csum(struct sk_buff *skb, u32 opts1)
++{
++ u32 status = opts1 & RxProtoMask;
++
++ if (((status == RxProtoTCP) && !(opts1 & TCPFail)) ||
++ ((status == RxProtoUDP) && !(opts1 & UDPFail)))
++ skb->ip_summed = CHECKSUM_UNNECESSARY;
++ else
++ skb_checksum_none_assert(skb);
++}
++
++static struct sk_buff *rtl8169_try_rx_copy(void *data,
++ struct rtl8169_private *tp,
++ int pkt_size,
++ dma_addr_t addr)
++{
++ struct sk_buff *skb;
++ struct device *d = &tp->pci_dev->dev;
++
++ data = rtl8169_align(data);
++ dma_sync_single_for_cpu(d, addr, pkt_size, DMA_FROM_DEVICE);
++ prefetch(data);
++ skb = netdev_alloc_skb_ip_align(tp->dev, pkt_size);
++ if (skb)
++ memcpy(skb->data, data, pkt_size);
++ dma_sync_single_for_device(d, addr, pkt_size, DMA_FROM_DEVICE);
++
++ return skb;
++}
++
++static int rtl_rx(struct net_device *dev, struct rtl8169_private *tp, u32 budget)
++{
++ unsigned int cur_rx, rx_left;
++ unsigned int count;
++
++ cur_rx = tp->cur_rx;
++ rx_left = NUM_RX_DESC + tp->dirty_rx - cur_rx;
++ rx_left = min(rx_left, budget);
++
++ for (; rx_left > 0; rx_left--, cur_rx++) {
++ unsigned int entry = cur_rx % NUM_RX_DESC;
++ struct RxDesc *desc = tp->RxDescArray + entry;
++ u32 status;
++
++ rmb();
++ status = le32_to_cpu(desc->opts1) & tp->opts1_mask;
++
++ if (status & DescOwn)
++ break;
++ if (unlikely(status & RxRES)) {
++ netif_info(tp, rx_err, dev, "Rx ERROR. status = %08x\n",
++ status);
++ dev->stats.rx_errors++;
++ if (status & (RxRWT | RxRUNT))
++ dev->stats.rx_length_errors++;
++ if (status & RxCRC)
++ dev->stats.rx_crc_errors++;
++ if (status & RxFOVF) {
++ rtl_schedule_task(tp, RTL_FLAG_TASK_RESET_PENDING);
++ dev->stats.rx_fifo_errors++;
++ }
++ if ((status & (RxRUNT | RxCRC)) &&
++ !(status & (RxRWT | RxFOVF)) &&
++ (dev->features & NETIF_F_RXALL))
++ goto process_pkt;
++
++ rtl8169_mark_to_asic(desc, rx_buf_sz);
++ } else {
++ struct sk_buff *skb;
++ dma_addr_t addr;
++ int pkt_size;
++
++process_pkt:
++ addr = le64_to_cpu(desc->addr);
++ if (likely(!(dev->features & NETIF_F_RXFCS)))
++ pkt_size = (status & 0x00003fff) - 4;
++ else
++ pkt_size = status & 0x00003fff;
++
++ /*
++ * The driver does not support incoming fragmented
++ * frames. They are seen as a symptom of over-mtu
++ * sized frames.
++ */
++ if (unlikely(rtl8169_fragmented_frame(status))) {
++ dev->stats.rx_dropped++;
++ dev->stats.rx_length_errors++;
++ rtl8169_mark_to_asic(desc, rx_buf_sz);
++ continue;
++ }
++
++ skb = rtl8169_try_rx_copy(tp->Rx_databuff[entry],
++ tp, pkt_size, addr);
++ rtl8169_mark_to_asic(desc, rx_buf_sz);
++ if (!skb) {
++ dev->stats.rx_dropped++;
++ continue;
++ }
++
++ rtl8169_rx_csum(skb, status);
++ skb_put(skb, pkt_size);
++ skb->protocol = eth_type_trans(skb, dev);
++
++ rtl8169_rx_vlan_tag(desc, skb);
++
++ napi_gro_receive(&tp->napi, skb);
++
++ u64_stats_update_begin(&tp->rx_stats.syncp);
++ tp->rx_stats.packets++;
++ tp->rx_stats.bytes += pkt_size;
++ u64_stats_update_end(&tp->rx_stats.syncp);
++ }
++
++ /* Work around for AMD plateform. */
++ if ((desc->opts2 & cpu_to_le32(0xfffe000)) &&
++ (tp->mac_version == RTL_GIGA_MAC_VER_05)) {
++ desc->opts2 = 0;
++ cur_rx++;
++ }
++ }
++
++ count = cur_rx - tp->cur_rx;
++ tp->cur_rx = cur_rx;
++
++ tp->dirty_rx += count;
++
++ return count;
++}
++
++static irqreturn_t rtl8169_interrupt(int irq, void *dev_instance)
++{
++ struct net_device *dev = dev_instance;
++ struct rtl8169_private *tp = netdev_priv(dev);
++ int handled = 0;
++ u16 status;
++
++ status = rtl_get_events(tp);
++ if (status && status != 0xffff) {
++ status &= RTL_EVENT_NAPI | tp->event_slow;
++ if (status) {
++ handled = 1;
++
++ rtl_irq_disable(tp);
++ napi_schedule(&tp->napi);
++ }
++ }
++ return IRQ_RETVAL(handled);
++}
++
++/*
++ * Workqueue context.
++ */
++static void rtl_slow_event_work(struct rtl8169_private *tp)
++{
++ struct net_device *dev = tp->dev;
++ u16 status;
++
++ status = rtl_get_events(tp) & tp->event_slow;
++ rtl_ack_events(tp, status);
++
++ if (unlikely(status & RxFIFOOver)) {
++ switch (tp->mac_version) {
++ /* Work around for rx fifo overflow */
++ case RTL_GIGA_MAC_VER_11:
++ netif_stop_queue(dev);
++ /* XXX - Hack alert. See rtl_task(). */
++ set_bit(RTL_FLAG_TASK_RESET_PENDING, tp->wk.flags);
++ default:
++ break;
++ }
++ }
++
++ if (unlikely(status & SYSErr))
++ rtl8169_pcierr_interrupt(dev);
++
++ if (status & LinkChg)
++ __rtl8169_check_link_status(dev, tp, tp->mmio_addr, true);
++
++ rtl_irq_enable_all(tp);
++}
++
++static void rtl_task(struct work_struct *work)
++{
++ static const struct {
++ int bitnr;
++ void (*action)(struct rtl8169_private *);
++ } rtl_work[] = {
++ /* XXX - keep rtl_slow_event_work() as first element. */
++ { RTL_FLAG_TASK_SLOW_PENDING, rtl_slow_event_work },
++ { RTL_FLAG_TASK_RESET_PENDING, rtl_reset_work },
++ { RTL_FLAG_TASK_PHY_PENDING, rtl_phy_work }
++ };
++ struct rtl8169_private *tp =
++ container_of(work, struct rtl8169_private, wk.work);
++ struct net_device *dev = tp->dev;
++ int i;
++
++ rtl_lock_work(tp);
++
++ if (!netif_running(dev) ||
++ !test_bit(RTL_FLAG_TASK_ENABLED, tp->wk.flags))
++ goto out_unlock;
++
++ for (i = 0; i < ARRAY_SIZE(rtl_work); i++) {
++ bool pending;
++
++ pending = test_and_clear_bit(rtl_work[i].bitnr, tp->wk.flags);
++ if (pending)
++ rtl_work[i].action(tp);
++ }
++
++out_unlock:
++ rtl_unlock_work(tp);
++}
++
++static int rtl8169_poll(struct napi_struct *napi, int budget)
++{
++ struct rtl8169_private *tp = container_of(napi, struct rtl8169_private, napi);
++ struct net_device *dev = tp->dev;
++ u16 enable_mask = RTL_EVENT_NAPI | tp->event_slow;
++ int work_done= 0;
++ u16 status;
++
++ status = rtl_get_events(tp);
++ rtl_ack_events(tp, status & ~tp->event_slow);
++
++ if (status & RTL_EVENT_NAPI_RX)
++ work_done = rtl_rx(dev, tp, (u32) budget);
++
++ if (status & RTL_EVENT_NAPI_TX)
++ rtl_tx(dev, tp);
++
++ if (status & tp->event_slow) {
++ enable_mask &= ~tp->event_slow;
++
++ rtl_schedule_task(tp, RTL_FLAG_TASK_SLOW_PENDING);
++ }
++
++ if (work_done < budget) {
++ napi_complete(napi);
++
++ rtl_irq_enable(tp, enable_mask);
++ mmiowb();
++ }
++
++ return work_done;
++}
++
++static void rtl8169_rx_missed(struct net_device *dev, void __iomem *ioaddr)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (tp->mac_version > RTL_GIGA_MAC_VER_06)
++ return;
++
++ dev->stats.rx_missed_errors += (RTL_R32(RxMissed) & 0xffffff);
++ RTL_W32(RxMissed, 0);
++}
++
++static void rtl8169_down(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ del_timer_sync(&tp->timer);
++
++ napi_disable(&tp->napi);
++ netif_stop_queue(dev);
++
++ rtl8169_hw_reset(tp);
++ /*
++ * At this point device interrupts can not be enabled in any function,
++ * as netif_running is not true (rtl8169_interrupt, rtl8169_reset_task)
++ * and napi is disabled (rtl8169_poll).
++ */
++ rtl8169_rx_missed(dev, ioaddr);
++
++ /* Give a racing hard_start_xmit a few cycles to complete. */
++ synchronize_sched();
++
++ rtl8169_tx_clear(tp);
++
++ rtl8169_rx_clear(tp);
++
++ rtl_pll_power_down(tp);
++}
++
++static int rtl8169_close(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ struct pci_dev *pdev = tp->pci_dev;
++
++ pm_runtime_get_sync(&pdev->dev);
++
++ /* Update counters before going down */
++ rtl8169_update_counters(dev);
++
++ rtl_lock_work(tp);
++ clear_bit(RTL_FLAG_TASK_ENABLED, tp->wk.flags);
++
++ rtl8169_down(dev);
++ rtl_unlock_work(tp);
++
++ free_irq(pdev->irq, dev);
++
++ dma_free_coherent(&pdev->dev, R8169_RX_RING_BYTES, tp->RxDescArray,
++ tp->RxPhyAddr);
++ dma_free_coherent(&pdev->dev, R8169_TX_RING_BYTES, tp->TxDescArray,
++ tp->TxPhyAddr);
++ tp->TxDescArray = NULL;
++ tp->RxDescArray = NULL;
++
++ pm_runtime_put_sync(&pdev->dev);
++
++ return 0;
++}
++
++#ifdef CONFIG_NET_POLL_CONTROLLER
++static void rtl8169_netpoll(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl8169_interrupt(tp->pci_dev->irq, dev);
++}
++#endif
++
++static int rtl_open(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct pci_dev *pdev = tp->pci_dev;
++ int retval = -ENOMEM;
++
++ pm_runtime_get_sync(&pdev->dev);
++
++ /*
++ * Rx and Tx descriptors needs 256 bytes alignment.
++ * dma_alloc_coherent provides more.
++ */
++ tp->TxDescArray = dma_alloc_coherent(&pdev->dev, R8169_TX_RING_BYTES,
++ &tp->TxPhyAddr, GFP_KERNEL);
++ if (!tp->TxDescArray)
++ goto err_pm_runtime_put;
++
++ tp->RxDescArray = dma_alloc_coherent(&pdev->dev, R8169_RX_RING_BYTES,
++ &tp->RxPhyAddr, GFP_KERNEL);
++ if (!tp->RxDescArray)
++ goto err_free_tx_0;
++
++ retval = rtl8169_init_ring(dev);
++ if (retval < 0)
++ goto err_free_rx_1;
++
++ INIT_WORK(&tp->wk.work, rtl_task);
++
++ smp_mb();
++
++ rtl_request_firmware(tp);
++
++ retval = request_irq(pdev->irq, rtl8169_interrupt,
++ (tp->features & RTL_FEATURE_MSI) ? 0 : IRQF_SHARED,
++ dev->name, dev);
++ if (retval < 0)
++ goto err_release_fw_2;
++
++ rtl_lock_work(tp);
++
++ set_bit(RTL_FLAG_TASK_ENABLED, tp->wk.flags);
++
++ napi_enable(&tp->napi);
++
++ rtl8169_init_phy(dev, tp);
++
++ __rtl8169_set_features(dev, dev->features);
++
++ rtl_pll_power_up(tp);
++
++ rtl_hw_start(dev);
++
++ netif_start_queue(dev);
++
++ rtl_unlock_work(tp);
++
++ tp->saved_wolopts = 0;
++ pm_runtime_put_noidle(&pdev->dev);
++
++ rtl8169_check_link_status(dev, tp, ioaddr);
++out:
++ return retval;
++
++err_release_fw_2:
++ rtl_release_firmware(tp);
++ rtl8169_rx_clear(tp);
++err_free_rx_1:
++ dma_free_coherent(&pdev->dev, R8169_RX_RING_BYTES, tp->RxDescArray,
++ tp->RxPhyAddr);
++ tp->RxDescArray = NULL;
++err_free_tx_0:
++ dma_free_coherent(&pdev->dev, R8169_TX_RING_BYTES, tp->TxDescArray,
++ tp->TxPhyAddr);
++ tp->TxDescArray = NULL;
++err_pm_runtime_put:
++ pm_runtime_put_noidle(&pdev->dev);
++ goto out;
++}
++
++static struct rtnl_link_stats64 *
++rtl8169_get_stats64(struct net_device *dev, struct rtnl_link_stats64 *stats)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned int start;
++
++ if (netif_running(dev))
++ rtl8169_rx_missed(dev, ioaddr);
++
++ do {
++ start = u64_stats_fetch_begin_bh(&tp->rx_stats.syncp);
++ stats->rx_packets = tp->rx_stats.packets;
++ stats->rx_bytes = tp->rx_stats.bytes;
++ } while (u64_stats_fetch_retry_bh(&tp->rx_stats.syncp, start));
++
++
++ do {
++ start = u64_stats_fetch_begin_bh(&tp->tx_stats.syncp);
++ stats->tx_packets = tp->tx_stats.packets;
++ stats->tx_bytes = tp->tx_stats.bytes;
++ } while (u64_stats_fetch_retry_bh(&tp->tx_stats.syncp, start));
++
++ stats->rx_dropped = dev->stats.rx_dropped;
++ stats->tx_dropped = dev->stats.tx_dropped;
++ stats->rx_length_errors = dev->stats.rx_length_errors;
++ stats->rx_errors = dev->stats.rx_errors;
++ stats->rx_crc_errors = dev->stats.rx_crc_errors;
++ stats->rx_fifo_errors = dev->stats.rx_fifo_errors;
++ stats->rx_missed_errors = dev->stats.rx_missed_errors;
++
++ return stats;
++}
++
++static void rtl8169_net_suspend(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (!netif_running(dev))
++ return;
++
++ netif_device_detach(dev);
++ netif_stop_queue(dev);
++
++ rtl_lock_work(tp);
++ napi_disable(&tp->napi);
++ clear_bit(RTL_FLAG_TASK_ENABLED, tp->wk.flags);
++ rtl_unlock_work(tp);
++
++ rtl_pll_power_down(tp);
++}
++
++#ifdef CONFIG_PM
++
++static int rtl8169_suspend(struct device *device)
++{
++ struct pci_dev *pdev = to_pci_dev(device);
++ struct net_device *dev = pci_get_drvdata(pdev);
++
++ rtl8169_net_suspend(dev);
++
++ return 0;
++}
++
++static void __rtl8169_resume(struct net_device *dev)
++{
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ netif_device_attach(dev);
++
++ rtl_pll_power_up(tp);
++
++ rtl_lock_work(tp);
++ napi_enable(&tp->napi);
++ set_bit(RTL_FLAG_TASK_ENABLED, tp->wk.flags);
++ rtl_unlock_work(tp);
++
++ rtl_schedule_task(tp, RTL_FLAG_TASK_RESET_PENDING);
++}
++
++static int rtl8169_resume(struct device *device)
++{
++ struct pci_dev *pdev = to_pci_dev(device);
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ rtl8169_init_phy(dev, tp);
++
++ if (netif_running(dev))
++ __rtl8169_resume(dev);
++
++ return 0;
++}
++
++static int rtl8169_runtime_suspend(struct device *device)
++{
++ struct pci_dev *pdev = to_pci_dev(device);
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (!tp->TxDescArray)
++ return 0;
++
++ rtl_lock_work(tp);
++ tp->saved_wolopts = __rtl8169_get_wol(tp);
++ __rtl8169_set_wol(tp, WAKE_ANY);
++ rtl_unlock_work(tp);
++
++ rtl8169_net_suspend(dev);
++
++ return 0;
++}
++
++static int rtl8169_runtime_resume(struct device *device)
++{
++ struct pci_dev *pdev = to_pci_dev(device);
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (!tp->TxDescArray)
++ return 0;
++
++ rtl_lock_work(tp);
++ __rtl8169_set_wol(tp, tp->saved_wolopts);
++ tp->saved_wolopts = 0;
++ rtl_unlock_work(tp);
++
++ rtl8169_init_phy(dev, tp);
++
++ __rtl8169_resume(dev);
++
++ return 0;
++}
++
++static int rtl8169_runtime_idle(struct device *device)
++{
++ struct pci_dev *pdev = to_pci_dev(device);
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ return tp->TxDescArray ? -EBUSY : 0;
++}
++
++static const struct dev_pm_ops rtl8169_pm_ops = {
++ .suspend = rtl8169_suspend,
++ .resume = rtl8169_resume,
++ .freeze = rtl8169_suspend,
++ .thaw = rtl8169_resume,
++ .poweroff = rtl8169_suspend,
++ .restore = rtl8169_resume,
++ .runtime_suspend = rtl8169_runtime_suspend,
++ .runtime_resume = rtl8169_runtime_resume,
++ .runtime_idle = rtl8169_runtime_idle,
++};
++
++#define RTL8169_PM_OPS (&rtl8169_pm_ops)
++
++#else /* !CONFIG_PM */
++
++#define RTL8169_PM_OPS NULL
++
++#endif /* !CONFIG_PM */
++
++static void rtl_wol_shutdown_quirk(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ /* WoL fails with 8168b when the receiver is disabled. */
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_11:
++ case RTL_GIGA_MAC_VER_12:
++ case RTL_GIGA_MAC_VER_17:
++ pci_clear_master(tp->pci_dev);
++
++ RTL_W8(ChipCmd, CmdRxEnb);
++ /* PCI commit */
++ RTL_R8(ChipCmd);
++ break;
++ default:
++ break;
++ }
++}
++
++static void rtl_shutdown(struct pci_dev *pdev)
++{
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8169_private *tp = netdev_priv(dev);
++ struct device *d = &pdev->dev;
++
++ pm_runtime_get_sync(d);
++
++ rtl8169_net_suspend(dev);
++
++ /* Restore original MAC address */
++ rtl_rar_set(tp, dev->perm_addr);
++
++ rtl8169_hw_reset(tp);
++
++ if (system_state == SYSTEM_POWER_OFF) {
++ if (__rtl8169_get_wol(tp) & WAKE_ANY) {
++ rtl_wol_suspend_quirk(tp);
++ rtl_wol_shutdown_quirk(tp);
++ }
++
++ pci_wake_from_d3(pdev, true);
++ pci_set_power_state(pdev, PCI_D3hot);
++ }
++
++ pm_runtime_put_noidle(d);
++}
++
++static void __devexit rtl_remove_one(struct pci_dev *pdev)
++{
++ struct net_device *dev = pci_get_drvdata(pdev);
++ struct rtl8169_private *tp = netdev_priv(dev);
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_27 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_28 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_31) {
++ rtl8168_driver_stop(tp);
++ }
++
++ cancel_work_sync(&tp->wk.work);
++
++ netif_napi_del(&tp->napi);
++
++ unregister_netdev(dev);
++
++ rtl_release_firmware(tp);
++
++ if (pci_dev_run_wake(pdev))
++ pm_runtime_get_noresume(&pdev->dev);
++
++ /* restore original MAC address */
++ rtl_rar_set(tp, dev->perm_addr);
++
++ rtl_disable_msi(pdev, tp);
++ rtl8169_release_board(pdev, dev, tp->mmio_addr);
++ pci_set_drvdata(pdev, NULL);
++}
++
++static const struct net_device_ops rtl_netdev_ops = {
++ .ndo_open = rtl_open,
++ .ndo_stop = rtl8169_close,
++ .ndo_get_stats64 = rtl8169_get_stats64,
++ .ndo_start_xmit = rtl8169_start_xmit,
++ .ndo_tx_timeout = rtl8169_tx_timeout,
++ .ndo_validate_addr = eth_validate_addr,
++ .ndo_change_mtu = rtl8169_change_mtu,
++ .ndo_fix_features = rtl8169_fix_features,
++ .ndo_set_features = rtl8169_set_features,
++ .ndo_set_mac_address = rtl_set_mac_address,
++ .ndo_do_ioctl = rtl8169_ioctl,
++ .ndo_set_rx_mode = rtl_set_rx_mode,
++#ifdef CONFIG_NET_POLL_CONTROLLER
++ .ndo_poll_controller = rtl8169_netpoll,
++#endif
++
++};
++
++static const struct rtl_cfg_info {
++ void (*hw_start)(struct net_device *);
++ unsigned int region;
++ unsigned int align;
++ u16 event_slow;
++ unsigned features;
++ u8 default_ver;
++} rtl_cfg_infos [] = {
++ [RTL_CFG_0] = {
++ .hw_start = rtl_hw_start_8169,
++ .region = 1,
++ .align = 0,
++ .event_slow = SYSErr | LinkChg | RxOverflow | RxFIFOOver,
++ .features = RTL_FEATURE_GMII,
++ .default_ver = RTL_GIGA_MAC_VER_01,
++ },
++ [RTL_CFG_1] = {
++ .hw_start = rtl_hw_start_8168,
++ .region = 2,
++ .align = 8,
++ .event_slow = SYSErr | LinkChg | RxOverflow,
++ .features = RTL_FEATURE_GMII | RTL_FEATURE_MSI,
++ .default_ver = RTL_GIGA_MAC_VER_11,
++ },
++ [RTL_CFG_2] = {
++ .hw_start = rtl_hw_start_8101,
++ .region = 2,
++ .align = 8,
++ .event_slow = SYSErr | LinkChg | RxOverflow | RxFIFOOver |
++ PCSTimeout,
++ .features = RTL_FEATURE_MSI,
++ .default_ver = RTL_GIGA_MAC_VER_13,
++ }
++};
++
++/* Cfg9346_Unlock assumed. */
++static unsigned rtl_try_msi(struct rtl8169_private *tp,
++ const struct rtl_cfg_info *cfg)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ unsigned msi = 0;
++ u8 cfg2;
++
++ cfg2 = RTL_R8(Config2) & ~MSIEnable;
++ if (cfg->features & RTL_FEATURE_MSI) {
++ if (pci_enable_msi(tp->pci_dev)) {
++ netif_info(tp, hw, tp->dev, "no MSI. Back to INTx.\n");
++ } else {
++ cfg2 |= MSIEnable;
++ msi = RTL_FEATURE_MSI;
++ }
++ }
++ if (tp->mac_version <= RTL_GIGA_MAC_VER_06)
++ RTL_W8(Config2, cfg2);
++ return msi;
++}
++
++DECLARE_RTL_COND(rtl_link_list_ready_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return RTL_R8(MCU) & LINK_LIST_RDY;
++}
++
++DECLARE_RTL_COND(rtl_rxtx_empty_cond)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++
++ return (RTL_R8(MCU) & RXTX_EMPTY) == RXTX_EMPTY;
++}
++
++static void __devinit rtl_hw_init_8168g(struct rtl8169_private *tp)
++{
++ void __iomem *ioaddr = tp->mmio_addr;
++ u32 data;
++
++ tp->ocp_base = OCP_STD_PHY_BASE;
++
++ RTL_W32(MISC, RTL_R32(MISC) | RXDV_GATED_EN);
++
++ if (!rtl_udelay_loop_wait_high(tp, &rtl_txcfg_empty_cond, 100, 42))
++ return;
++
++ if (!rtl_udelay_loop_wait_high(tp, &rtl_rxtx_empty_cond, 100, 42))
++ return;
++
++ RTL_W8(ChipCmd, RTL_R8(ChipCmd) & ~(CmdTxEnb | CmdRxEnb));
++ msleep(1);
++ RTL_W8(MCU, RTL_R8(MCU) & ~NOW_IS_OOB);
++
++ data = r8168_mac_ocp_read(tp, 0xe8de);
++ data &= ~(1 << 14);
++ r8168_mac_ocp_write(tp, 0xe8de, data);
++
++ if (!rtl_udelay_loop_wait_high(tp, &rtl_link_list_ready_cond, 100, 42))
++ return;
++
++ data = r8168_mac_ocp_read(tp, 0xe8de);
++ data |= (1 << 15);
++ r8168_mac_ocp_write(tp, 0xe8de, data);
++
++ if (!rtl_udelay_loop_wait_high(tp, &rtl_link_list_ready_cond, 100, 42))
++ return;
++}
++
++static void __devinit rtl_hw_initialize(struct rtl8169_private *tp)
++{
++ switch (tp->mac_version) {
++ case RTL_GIGA_MAC_VER_40:
++ case RTL_GIGA_MAC_VER_41:
++ rtl_hw_init_8168g(tp);
++ break;
++
++ default:
++ break;
++ }
++}
++
++static int __devinit
++rtl_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
++{
++ const struct rtl_cfg_info *cfg = rtl_cfg_infos + ent->driver_data;
++ const unsigned int region = cfg->region;
++ struct rtl8169_private *tp;
++ struct mii_if_info *mii;
++ struct net_device *dev;
++ void __iomem *ioaddr;
++ int chipset, i;
++ int rc;
++
++ if (netif_msg_drv(&debug)) {
++ printk(KERN_INFO "%s Gigabit Ethernet driver %s loaded\n",
++ MODULENAME, RTL8169_VERSION);
++ }
++
++ dev = alloc_etherdev(sizeof (*tp));
++ if (!dev) {
++ rc = -ENOMEM;
++ goto out;
++ }
++
++ SET_NETDEV_DEV(dev, &pdev->dev);
++ dev->netdev_ops = &rtl_netdev_ops;
++ tp = netdev_priv(dev);
++ tp->dev = dev;
++ tp->pci_dev = pdev;
++ tp->msg_enable = netif_msg_init(debug.msg_enable, R8169_MSG_DEFAULT);
++
++ mii = &tp->mii;
++ mii->dev = dev;
++ mii->mdio_read = rtl_mdio_read;
++ mii->mdio_write = rtl_mdio_write;
++ mii->phy_id_mask = 0x1f;
++ mii->reg_num_mask = 0x1f;
++ mii->supports_gmii = !!(cfg->features & RTL_FEATURE_GMII);
++
++ /* disable ASPM completely as that cause random device stop working
++ * problems as well as full system hangs for some PCIe devices users */
++ pci_disable_link_state(pdev, PCIE_LINK_STATE_L0S | PCIE_LINK_STATE_L1 |
++ PCIE_LINK_STATE_CLKPM);
++
++ /* enable device (incl. PCI PM wakeup and hotplug setup) */
++ rc = pci_enable_device(pdev);
++ if (rc < 0) {
++ netif_err(tp, probe, dev, "enable failure\n");
++ goto err_out_free_dev_1;
++ }
++
++ if (pci_set_mwi(pdev) < 0)
++ netif_info(tp, probe, dev, "Mem-Wr-Inval unavailable\n");
++
++ /* make sure PCI base addr 1 is MMIO */
++ if (!(pci_resource_flags(pdev, region) & IORESOURCE_MEM)) {
++ netif_err(tp, probe, dev,
++ "region #%d not an MMIO resource, aborting\n",
++ region);
++ rc = -ENODEV;
++ goto err_out_mwi_2;
++ }
++
++ /* check for weird/broken PCI region reporting */
++ if (pci_resource_len(pdev, region) < R8169_REGS_SIZE) {
++ netif_err(tp, probe, dev,
++ "Invalid PCI region size(s), aborting\n");
++ rc = -ENODEV;
++ goto err_out_mwi_2;
++ }
++
++ rc = pci_request_regions(pdev, MODULENAME);
++ if (rc < 0) {
++ netif_err(tp, probe, dev, "could not request regions\n");
++ goto err_out_mwi_2;
++ }
++
++ tp->cp_cmd = RxChkSum;
++
++ if ((sizeof(dma_addr_t) > 4) &&
++ !pci_set_dma_mask(pdev, DMA_BIT_MASK(64)) && use_dac) {
++ tp->cp_cmd |= PCIDAC;
++ dev->features |= NETIF_F_HIGHDMA;
++ } else {
++ rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
++ if (rc < 0) {
++ netif_err(tp, probe, dev, "DMA configuration failed\n");
++ goto err_out_free_res_3;
++ }
++ }
++
++ /* ioremap MMIO region */
++ ioaddr = ioremap(pci_resource_start(pdev, region), R8169_REGS_SIZE);
++ if (!ioaddr) {
++ netif_err(tp, probe, dev, "cannot remap MMIO, aborting\n");
++ rc = -EIO;
++ goto err_out_free_res_3;
++ }
++ tp->mmio_addr = ioaddr;
++
++ if (!pci_is_pcie(pdev))
++ netif_info(tp, probe, dev, "not PCI Express\n");
++
++ /* Identify chip attached to board */
++ rtl8169_get_mac_version(tp, dev, cfg->default_ver);
++
++ rtl_init_rxcfg(tp);
++
++ rtl_irq_disable(tp);
++
++ rtl_hw_initialize(tp);
++
++ rtl_hw_reset(tp);
++
++ rtl_ack_events(tp, 0xffff);
++
++ pci_set_master(pdev);
++
++ /*
++ * Pretend we are using VLANs; This bypasses a nasty bug where
++ * Interrupts stop flowing on high load on 8110SCd controllers.
++ */
++ if (tp->mac_version == RTL_GIGA_MAC_VER_05)
++ tp->cp_cmd |= RxVlan;
++
++ rtl_init_mdio_ops(tp);
++ rtl_init_pll_power_ops(tp);
++ rtl_init_jumbo_ops(tp);
++ rtl_init_csi_ops(tp);
++
++ rtl8169_print_mac_version(tp);
++
++ chipset = tp->mac_version;
++ tp->txd_version = rtl_chip_infos[chipset].txd_version;
++
++ RTL_W8(Cfg9346, Cfg9346_Unlock);
++ RTL_W8(Config1, RTL_R8(Config1) | PMEnable);
++ RTL_W8(Config5, RTL_R8(Config5) & PMEStatus);
++ if ((RTL_R8(Config3) & (LinkUp | MagicPacket)) != 0)
++ tp->features |= RTL_FEATURE_WOL;
++ if ((RTL_R8(Config5) & (UWF | BWF | MWF)) != 0)
++ tp->features |= RTL_FEATURE_WOL;
++ tp->features |= rtl_try_msi(tp, cfg);
++ RTL_W8(Cfg9346, Cfg9346_Lock);
++
++ if (rtl_tbi_enabled(tp)) {
++ tp->set_speed = rtl8169_set_speed_tbi;
++ tp->get_settings = rtl8169_gset_tbi;
++ tp->phy_reset_enable = rtl8169_tbi_reset_enable;
++ tp->phy_reset_pending = rtl8169_tbi_reset_pending;
++ tp->link_ok = rtl8169_tbi_link_ok;
++ tp->do_ioctl = rtl_tbi_ioctl;
++ } else {
++ tp->set_speed = rtl8169_set_speed_xmii;
++ tp->get_settings = rtl8169_gset_xmii;
++ tp->phy_reset_enable = rtl8169_xmii_reset_enable;
++ tp->phy_reset_pending = rtl8169_xmii_reset_pending;
++ tp->link_ok = rtl8169_xmii_link_ok;
++ tp->do_ioctl = rtl_xmii_ioctl;
++ }
++
++ mutex_init(&tp->wk.mutex);
++
++ /* Get MAC address */
++ for (i = 0; i < ETH_ALEN; i++)
++ dev->dev_addr[i] = RTL_R8(MAC0 + i);
++ memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
++
++ SET_ETHTOOL_OPS(dev, &rtl8169_ethtool_ops);
++ dev->watchdog_timeo = RTL8169_TX_TIMEOUT;
++
++ netif_napi_add(dev, &tp->napi, rtl8169_poll, R8169_NAPI_WEIGHT);
++
++ /* don't enable SG, IP_CSUM and TSO by default - it might not work
++ * properly for all devices */
++ dev->features |= NETIF_F_RXCSUM |
++ NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
++
++ dev->hw_features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_TSO |
++ NETIF_F_RXCSUM | NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
++ dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_TSO |
++ NETIF_F_HIGHDMA;
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_05)
++ /* 8110SCd requires hardware Rx VLAN - disallow toggling */
++ dev->hw_features &= ~NETIF_F_HW_VLAN_RX;
++
++ dev->hw_features |= NETIF_F_RXALL;
++ dev->hw_features |= NETIF_F_RXFCS;
++
++ tp->hw_start = cfg->hw_start;
++ tp->event_slow = cfg->event_slow;
++
++ tp->opts1_mask = (tp->mac_version != RTL_GIGA_MAC_VER_01) ?
++ ~(RxBOVF | RxFOVF) : ~0;
++
++ init_timer(&tp->timer);
++ tp->timer.data = (unsigned long) dev;
++ tp->timer.function = rtl8169_phy_timer;
++
++ tp->rtl_fw = RTL_FIRMWARE_UNKNOWN;
++
++ rc = register_netdev(dev);
++ if (rc < 0)
++ goto err_out_msi_4;
++
++ pci_set_drvdata(pdev, dev);
++
++ netif_info(tp, probe, dev, "%s at 0x%p, %pM, XID %08x IRQ %d\n",
++ rtl_chip_infos[chipset].name, ioaddr, dev->dev_addr,
++ (u32)(RTL_R32(TxConfig) & 0x9cf0f8ff), pdev->irq);
++ if (rtl_chip_infos[chipset].jumbo_max != JUMBO_1K) {
++ netif_info(tp, probe, dev, "jumbo features [frames: %d bytes, "
++ "tx checksumming: %s]\n",
++ rtl_chip_infos[chipset].jumbo_max,
++ rtl_chip_infos[chipset].jumbo_tx_csum ? "ok" : "ko");
++ }
++
++ if (tp->mac_version == RTL_GIGA_MAC_VER_27 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_28 ||
++ tp->mac_version == RTL_GIGA_MAC_VER_31) {
++ rtl8168_driver_start(tp);
++ }
++
++ device_set_wakeup_enable(&pdev->dev, tp->features & RTL_FEATURE_WOL);
++
++ if (pci_dev_run_wake(pdev))
++ pm_runtime_put_noidle(&pdev->dev);
++
++ netif_carrier_off(dev);
++
++out:
++ return rc;
++
++err_out_msi_4:
++ netif_napi_del(&tp->napi);
++ rtl_disable_msi(pdev, tp);
++ iounmap(ioaddr);
++err_out_free_res_3:
++ pci_release_regions(pdev);
++err_out_mwi_2:
++ pci_clear_mwi(pdev);
++ pci_disable_device(pdev);
++err_out_free_dev_1:
++ free_netdev(dev);
++ goto out;
++}
++
++static struct pci_driver rtl8169_pci_driver = {
++ .name = MODULENAME,
++ .id_table = rtl8169_pci_tbl,
++ .probe = rtl_init_one,
++ .remove = __devexit_p(rtl_remove_one),
++ .shutdown = rtl_shutdown,
++ .driver.pm = RTL8169_PM_OPS,
++};
++
++static int __init rtl8169_init_module(void)
++{
++ return pci_register_driver(&rtl8169_pci_driver);
++}
++
++static void __exit rtl8169_cleanup_module(void)
++{
++ pci_unregister_driver(&rtl8169_pci_driver);
++}
++
++module_init(rtl8169_init_module);
++module_exit(rtl8169_cleanup_module);
+diff -rupN a/drivers/net/ethernet/realtek/rtl_eeprom.c b/drivers/net/ethernet/realtek/rtl_eeprom.c
+--- a/drivers/net/ethernet/realtek/rtl_eeprom.c 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/rtl_eeprom.c 2012-10-25 11:47:41.031865193 +0300
+@@ -0,0 +1,290 @@
++/*
++################################################################################
++#
++# r8101 is the Linux device driver released for RealTek RTL8101E, RTL8102E,
++# and RTL8103E Fast Ethernet controllers with PCI-Express interface.
++#
++# Copyright(c) 2012 Realtek Semiconductor Corp. All rights reserved.
++#
++# This program is free software; you can redistribute it and/or modify it
++# under the terms of the GNU General Public License as published by the Free
++# Software Foundation; either version 2 of the License, or (at your option)
++# any later version.
++#
++# This program is distributed in the hope that it will be useful, but WITHOUT
++# ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
++# FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
++# more details.
++#
++# You should have received a copy of the GNU General Public License along with
++# this program; if not, see .
++#
++# Author:
++# Realtek NIC software team
++# No. 2, Innovation Road II, Hsinchu Science Park, Hsinchu 300, Taiwan
++#
++################################################################################
++*/
++
++/*
++ * This product is covered by one or more of the following patents:
++ * US5,307,459, US5,434,872, US5,732,094, US6,570,884, US6,115,776, and US6,327,625.
++ */
++
++#include
++#include
++#include
++#include
++#include
++#include
++
++#include
++
++#include "r8168.h"
++#include "rtl_eeprom.h"
++
++//-------------------------------------------------------------------
++//rtl_eeprom_type():
++// tell the eeprom type
++//return value:
++// 0: the eeprom type is 93C46
++// 1: the eeprom type is 93C56 or 93C66
++//-------------------------------------------------------------------
++void rtl_eeprom_type(struct rtl8168_private *tp)
++{
++ void __iomem *ioaddr=tp->mmio_addr;
++ u16 magic = 0;
++
++ if (tp->mcfg == CFG_METHOD_DEFAULT)
++ goto out_no_eeprom;
++
++ if(RTL_R8(0xD2)&0x04)
++ {
++ tp->eeprom_type = EEPROM_TWSI;
++ tp->eeprom_len = 256;
++ }
++ else if(RTL_R32(RxConfig) & RxCfg_9356SEL)
++ {
++ tp->eeprom_type = EEPROM_TYPE_93C56;
++ tp->eeprom_len = 256;
++ }
++ else
++ {
++ tp->eeprom_type = EEPROM_TYPE_93C46;
++ tp->eeprom_len = 128;
++ }
++
++ magic = rtl_eeprom_read_sc(tp, 0);
++
++out_no_eeprom:
++ if ((magic != 0x8129) && (magic != 0x8128))
++ {
++ tp->eeprom_type = EEPROM_TYPE_NONE;
++ tp->eeprom_len = 0;
++ }
++}
++
++void rtl_eeprom_cleanup(void __iomem *ioaddr)
++{
++ u8 x;
++
++ x = RTL_R8(Cfg9346);
++ x &= ~(Cfg9346_EEDI | Cfg9346_EECS);
++
++ RTL_W8(Cfg9346, x);
++
++ rtl_raise_clock(&x, ioaddr);
++ rtl_lower_clock(&x, ioaddr);
++}
++
++int rtl_eeprom_cmd_done(void __iomem *ioaddr)
++{
++ u8 x;
++ int i;
++
++ rtl_stand_by(ioaddr);
++
++ for (i = 0; i < 50000; i++) {
++ x = RTL_R8(Cfg9346);
++
++ if (x & Cfg9346_EEDO) {
++ udelay(RTL_CLOCK_RATE * 2 * 3);
++ return 0;
++ }
++ udelay(1);
++ }
++
++ return -1;
++}
++
++//-------------------------------------------------------------------
++//rtl_eeprom_read_sc():
++// read one word from eeprom
++//-------------------------------------------------------------------
++u16 rtl_eeprom_read_sc(struct rtl8168_private *tp, u16 reg)
++{
++ void __iomem *ioaddr=tp->mmio_addr;
++ int addr_sz = 6;
++ u8 x;
++ u16 data;
++
++ if(tp->eeprom_type == EEPROM_TYPE_NONE)
++ {
++ return -1;
++ }
++
++ if (tp->eeprom_type==EEPROM_TYPE_93C46)
++ addr_sz = 6;
++ else if (tp->eeprom_type==EEPROM_TYPE_93C56)
++ addr_sz = 8;
++
++ x = Cfg9346_EEM1 | Cfg9346_EECS;
++ RTL_W8(Cfg9346, x);
++
++ rtl_shift_out_bits(RTL_EEPROM_READ_OPCODE, 3, ioaddr);
++ rtl_shift_out_bits(reg, addr_sz, ioaddr);
++
++ data = rtl_shift_in_bits(ioaddr);
++
++ rtl_eeprom_cleanup(ioaddr);
++
++ RTL_W8(Cfg9346, 0);
++
++ return data;
++}
++
++//-------------------------------------------------------------------
++//rtl_eeprom_write_sc():
++// write one word to a specific address in the eeprom
++//-------------------------------------------------------------------
++void rtl_eeprom_write_sc(struct rtl8168_private *tp, u16 reg, u16 data)
++{
++ void __iomem *ioaddr=tp->mmio_addr;
++ u8 x;
++ int addr_sz = 6;
++ int w_dummy_addr = 4;
++
++ if(tp->eeprom_type == EEPROM_TYPE_NONE)
++ {
++ return ;
++ }
++
++ if (tp->eeprom_type==EEPROM_TYPE_93C46)
++ {
++ addr_sz = 6;
++ w_dummy_addr = 4;
++ }
++ else if (tp->eeprom_type==EEPROM_TYPE_93C56)
++ {
++ addr_sz = 8;
++ w_dummy_addr = 6;
++ }
++
++ x = Cfg9346_EEM1 | Cfg9346_EECS;
++ RTL_W8(Cfg9346, x);
++
++ rtl_shift_out_bits(RTL_EEPROM_EWEN_OPCODE, 5, ioaddr);
++ rtl_shift_out_bits(reg, w_dummy_addr, ioaddr);
++ rtl_stand_by(ioaddr);
++
++ rtl_shift_out_bits(RTL_EEPROM_ERASE_OPCODE, 3, ioaddr);
++ rtl_shift_out_bits(reg, addr_sz, ioaddr);
++ if (rtl_eeprom_cmd_done(ioaddr) < 0) {
++ return;
++ }
++ rtl_stand_by(ioaddr);
++
++ rtl_shift_out_bits(RTL_EEPROM_WRITE_OPCODE, 3, ioaddr);
++ rtl_shift_out_bits(reg, addr_sz, ioaddr);
++ rtl_shift_out_bits(data, 16, ioaddr);
++ if (rtl_eeprom_cmd_done(ioaddr) < 0) {
++ return;
++ }
++ rtl_stand_by(ioaddr);
++
++ rtl_shift_out_bits(RTL_EEPROM_EWDS_OPCODE, 5, ioaddr);
++ rtl_shift_out_bits(reg, w_dummy_addr, ioaddr);
++
++ rtl_eeprom_cleanup(ioaddr);
++ RTL_W8(Cfg9346, 0);
++}
++
++void rtl_raise_clock(u8 *x, void __iomem *ioaddr)
++{
++ *x = *x | Cfg9346_EESK;
++ RTL_W8(Cfg9346, *x);
++ udelay(RTL_CLOCK_RATE);
++}
++
++void rtl_lower_clock(u8 *x, void __iomem *ioaddr)
++{
++
++ *x = *x & ~Cfg9346_EESK;
++ RTL_W8(Cfg9346, *x);
++ udelay(RTL_CLOCK_RATE);
++}
++
++void rtl_shift_out_bits(int data, int count, void __iomem *ioaddr)
++{
++ u8 x;
++ int mask;
++
++ mask = 0x01 << (count - 1);
++ x = RTL_R8(Cfg9346);
++ x &= ~(Cfg9346_EEDI | Cfg9346_EEDO);
++
++ do {
++ if (data & mask)
++ x |= Cfg9346_EEDI;
++ else
++ x &= ~Cfg9346_EEDI;
++
++ RTL_W8(Cfg9346, x);
++ udelay(RTL_CLOCK_RATE);
++ rtl_raise_clock(&x, ioaddr);
++ rtl_lower_clock(&x, ioaddr);
++ mask = mask >> 1;
++ } while(mask);
++
++ x &= ~Cfg9346_EEDI;
++ RTL_W8(Cfg9346, x);
++}
++
++u16 rtl_shift_in_bits(void __iomem *ioaddr)
++{
++ u8 x;
++ u16 d, i;
++
++ x = RTL_R8(Cfg9346);
++ x &= ~(Cfg9346_EEDI | Cfg9346_EEDO);
++
++ d = 0;
++
++ for (i = 0; i < 16; i++) {
++ d = d << 1;
++ rtl_raise_clock(&x, ioaddr);
++
++ x = RTL_R8(Cfg9346);
++ x &= ~Cfg9346_EEDI;
++
++ if (x & Cfg9346_EEDO)
++ d |= 1;
++
++ rtl_lower_clock(&x, ioaddr);
++ }
++
++ return d;
++}
++
++void rtl_stand_by(void __iomem *ioaddr)
++{
++ u8 x;
++
++ x = RTL_R8(Cfg9346);
++ x &= ~(Cfg9346_EECS | Cfg9346_EESK);
++ RTL_W8(Cfg9346, x);
++ udelay(RTL_CLOCK_RATE);
++
++ x |= Cfg9346_EECS;
++ RTL_W8(Cfg9346, x);
++}
+diff -rupN a/drivers/net/ethernet/realtek/rtl_eeprom.h b/drivers/net/ethernet/realtek/rtl_eeprom.h
+--- a/drivers/net/ethernet/realtek/rtl_eeprom.h 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/rtl_eeprom.h 2012-10-25 11:47:41.059867228 +0300
+@@ -0,0 +1,55 @@
++/*
++################################################################################
++#
++# r8101 is the Linux device driver released for RealTek RTL8101E, RTL8102E,
++# and RTL8103E Fast Ethernet controllers with PCI-Express interface.
++#
++# Copyright(c) 2012 Realtek Semiconductor Corp. All rights reserved.
++#
++# This program is free software; you can redistribute it and/or modify it
++# under the terms of the GNU General Public License as published by the Free
++# Software Foundation; either version 2 of the License, or (at your option)
++# any later version.
++#
++# This program is distributed in the hope that it will be useful, but WITHOUT
++# ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
++# FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
++# more details.
++#
++# You should have received a copy of the GNU General Public License along with
++# this program; if not, see .
++#
++# Author:
++# Realtek NIC software team
++# No. 2, Innovation Road II, Hsinchu Science Park, Hsinchu 300, Taiwan
++#
++################################################################################
++*/
++
++/*
++ * This product is covered by one or more of the following patents:
++ * US5,307,459, US5,434,872, US5,732,094, US6,570,884, US6,115,776, and US6,327,625.
++ */
++
++//EEPROM opcodes
++#define RTL_EEPROM_READ_OPCODE 06
++#define RTL_EEPROM_WRITE_OPCODE 05
++#define RTL_EEPROM_ERASE_OPCODE 07
++#define RTL_EEPROM_EWEN_OPCODE 19
++#define RTL_EEPROM_EWDS_OPCODE 16
++
++#define RTL_CLOCK_RATE 3
++
++void rtl_eeprom_type(struct rtl8168_private *tp);
++void rtl_eeprom_cleanup(void __iomem *ioaddr);
++u16 rtl_eeprom_read_sc(struct rtl8168_private *tp, u16 reg);
++void rtl_eeprom_write_sc(struct rtl8168_private *tp, u16 reg, u16 data);
++void rtl_shift_out_bits(int data, int count, void __iomem *ioaddr);
++u16 rtl_shift_in_bits(void __iomem *ioaddr);
++void rtl_raise_clock(u8 *x, void __iomem *ioaddr);
++void rtl_lower_clock(u8 *x, void __iomem *ioaddr);
++void rtl_stand_by(void __iomem *ioaddr);
++
++
++
++
+diff -rupN a/drivers/net/ethernet/realtek/rtltool.c b/drivers/net/ethernet/realtek/rtltool.c
+--- a/drivers/net/ethernet/realtek/rtltool.c 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/rtltool.c 2012-10-25 11:47:41.063867290 +0300
+@@ -0,0 +1,372 @@
++#include
++#include
++#include
++#include
++#include
++#include
++#include
++#include "r8168.h"
++#include "rtl_eeprom.h"
++#include "rtltool.h"
++
++static int
++OOB_set_ip_mac(struct rtl8168_private *tp, struct sockaddr_in *sa, u8 *mac)
++{
++ u32 data;
++
++ if (tp->mcfg == CFG_METHOD_13) {
++ OCP_write(tp, 0xF, 0xd0, be32_to_cpu(sa->sin_addr.s_addr));
++
++ memcpy(&data, mac, 4);
++ OCP_write(tp, 0xF, 0x00, le32_to_cpu(data));
++ data = 0;
++ memcpy(&data, mac + 4, 2);
++ OCP_write(tp, 0x3, 0x04, le32_to_cpu(data));
++
++ OOB_notify(tp, OOB_CMD_SET_IPMAC);
++ } else if (tp->mcfg == CFG_METHOD_17) {
++ void __iomem *ioaddr = tp->mmio_addr;
++ struct net_device *dev = tp->dev;
++ u32 rx_mode;
++
++ rx_mode = RTL_R32(RxConfig);
++ if (netif_running(dev)) {
++ netif_stop_queue(dev);
++ RTL_W32(RxConfig, rx_mode & ~0x3f);
++ while ((RTL_R8(0xd3) & (BIT_5 | BIT_4)) != ((BIT_5 | BIT_4)))
++ udelay(20);
++ RTL_W8(ChipCmd, RTL_R8(ChipCmd) & ~(CmdTxEnb | CmdRxEnb));
++// } else {
++// unsigned long flags;
++//
++// spin_lock_irqsave(&tp->phy_lock, flags);
++// mdio_write(tp, 0x1f, 0x0000);
++// data = mdio_read(tp, MII_CTRL1000);
++// data &= ~(ADVERTISE_1000HALF | ADVERTISE_1000FULL);
++// mdio_write(tp, MII_CTRL1000, data);
++// mdio_write(tp, 0x00, 0x9200);
++// spin_unlock_irqrestore(&tp->phy_lock, flags);
++//
++// ssleep(3);
++// RTL_W16(IntrStatus, RTL_R16(IntrStatus));
++//
++// RTL_W32(MAR0, 0);
++// RTL_W32(MAR0 + 4, 0);
++// RTL_W16(RxMaxSize, 0x05f3);
++ }
++ RTL_W8(0xD3, RTL_R8(0xD3) & ~BIT_7);
++ rtl8168_eri_write(ioaddr, 0x180, 4, 0x06080888, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x184, 4, 0xdd860008, ERIAR_ExGMAC);
++
++ memcpy(&data, mac, 2);
++ rtl8168_eri_write(ioaddr, 0xf0, 4, (le32_to_cpu(data) << 16), ERIAR_ExGMAC);
++ memcpy(&data, mac + 2, 4);
++ rtl8168_eri_write(ioaddr, 0xf4, 4, le32_to_cpu(data), ERIAR_ExGMAC);
++
++ rtl8168_eri_write(ioaddr, 0x190, 4, 0x3c110600, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x194, 4, 0x2c32332b, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x198, 4, 0x003a0201, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0x19c, 4, 0x00000000, ERIAR_ExGMAC);
++
++ rtl8168_eri_write(ioaddr, 0x1f0, 4, cpu_to_le32(sa->sin_addr.s_addr), ERIAR_ExGMAC);
++
++ memcpy(&data, mac, 4);
++ rtl8168_eri_write(ioaddr, 0x258, 4, le32_to_cpu(data), ERIAR_ExGMAC);
++ memcpy(&data, mac + 4, 2);
++ rtl8168_eri_write(ioaddr, 0x25c, 2, le32_to_cpu(data), ERIAR_ExGMAC);
++
++ RTL_W8(0xe0, RTL_R8(0xe0) | BIT_6);
++ while (!(RTL_R8(0xd3) & BIT_1))
++ udelay(20);
++
++ RTL_W32(0xb0, 0x9800e035);
++ RTL_W32(0xb0, 0x9801e034);
++ RTL_W32(0xb0, 0x9802e019);
++ RTL_W32(0xb0, 0x98039918);
++ RTL_W32(0xb0, 0x9804c011);
++ RTL_W32(0xb0, 0x98057100);
++ RTL_W32(0xb0, 0x9806499f);
++ RTL_W32(0xb0, 0x9807f011);
++ RTL_W32(0xb0, 0x9808c00e);
++ RTL_W32(0xb0, 0x98097100);
++ RTL_W32(0xb0, 0x980A4995);
++ RTL_W32(0xb0, 0x980Bf00d);
++ RTL_W32(0xb0, 0x980C4895);
++ RTL_W32(0xb0, 0x980D9900);
++ RTL_W32(0xb0, 0x980Ec009);
++ RTL_W32(0xb0, 0x980F7100);
++ RTL_W32(0xb0, 0x98104890);
++ RTL_W32(0xb0, 0x98119900);
++ RTL_W32(0xb0, 0x98124810);
++ RTL_W32(0xb0, 0x98139900);
++ RTL_W32(0xb0, 0x9814e004);
++ RTL_W32(0xb0, 0x9815d44e);
++ RTL_W32(0xb0, 0x9816d506);
++ RTL_W32(0xb0, 0x9817c0b4);
++ RTL_W32(0xb0, 0x9818c002);
++ RTL_W32(0xb0, 0x9819b800);
++ RTL_W32(0xb0, 0x981A0500);
++ RTL_W32(0xb0, 0x981B1a26);
++ RTL_W32(0xb0, 0x981Ca4ca);
++ RTL_W32(0xb0, 0x981D21bc);
++ RTL_W32(0xb0, 0x981E25bc);
++ RTL_W32(0xb0, 0x981F1305);
++ RTL_W32(0xb0, 0x9820f00d);
++ RTL_W32(0xb0, 0x9821c213);
++ RTL_W32(0xb0, 0x98227340);
++ RTL_W32(0xb0, 0x982349b0);
++ RTL_W32(0xb0, 0x9824f009);
++ RTL_W32(0xb0, 0x98251a3a);
++ RTL_W32(0xb0, 0x9826a4ca);
++ RTL_W32(0xb0, 0x982721b9);
++ RTL_W32(0xb0, 0x982825b9);
++ RTL_W32(0xb0, 0x98291303);
++ RTL_W32(0xb0, 0x982Af006);
++ RTL_W32(0xb0, 0x982B1309);
++ RTL_W32(0xb0, 0x982Cf004);
++ RTL_W32(0xb0, 0x982Dc306);
++ RTL_W32(0xb0, 0x982E1a26);
++ RTL_W32(0xb0, 0x982Fbb00);
++ RTL_W32(0xb0, 0x9830c302);
++ RTL_W32(0xb0, 0x9831bb00);
++ RTL_W32(0xb0, 0x98320f3e);
++ RTL_W32(0xb0, 0x98330f4e);
++ RTL_W32(0xb0, 0x9834c0ae);
++ RTL_W32(0xb0, 0x98351800);
++ RTL_W32(0xb0, 0x9836b800);
++ RTL_W32(0xb0, 0xfe173000);
++ RTL_W32(0xb0, 0xfe1604ff);
++ RTL_W32(0xb0, 0xfe150f4d);
++ data = rtl8168_eri_read(ioaddr, 0xd6, 1, ERIAR_ExGMAC);
++ rtl8168_eri_write(ioaddr, 0xd6, 1, data | BIT_0, ERIAR_ExGMAC);
++
++ if (netif_running(dev)) {
++ rtl8168_init_ring_indexes(tp);
++ RTL_W8(ChipCmd, CmdRxEnb | CmdTxEnb);
++ RTL_W32(RxConfig, rx_mode);
++ netif_wake_queue(dev);
++ } else {
++ RTL_W8(0xD3, RTL_R8(0xD3) | BIT_7);
++
++// data = rtl8168_eri_read(ioaddr, 0xDC, 1, ERIAR_ExGMAC);
++// data &= ~BIT_0;
++// rtl8168_eri_write( ioaddr, 0xDC, 1, data, ERIAR_ExGMAC);
++// data |= BIT_0;
++// rtl8168_eri_write( ioaddr, 0xDC, 1, data, ERIAR_ExGMAC);
++
++ RTL_W32(RxConfig, rx_mode | 0x0e);
++ }
++ } else {
++ return -EFAULT;
++ }
++ return 0;
++}
++
++int rtltool_ioctl(struct rtl8168_private *tp, struct ifreq *ifr)
++{
++ struct rtltool_cmd my_cmd;
++ unsigned long flags;
++ int ret;
++
++ if (copy_from_user(&my_cmd, ifr->ifr_data, sizeof(my_cmd)))
++ return -EFAULT;
++
++ ret = 0;
++ switch (my_cmd.cmd) {
++ case RTLTOOL_READ_MAC:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ if (my_cmd.len==1)
++ my_cmd.data = readb(tp->mmio_addr+my_cmd.offset);
++ else if (my_cmd.len==2)
++ my_cmd.data = readw(tp->mmio_addr+(my_cmd.offset&~1));
++ else if (my_cmd.len==4)
++ my_cmd.data = readl(tp->mmio_addr+(my_cmd.offset&~3));
++ else {
++ ret = -EOPNOTSUPP;
++ break;
++ }
++
++ if (copy_to_user(ifr->ifr_data, &my_cmd, sizeof(my_cmd))) {
++ ret = -EFAULT;
++ break;
++ }
++ break;
++
++ case RTLTOOL_WRITE_MAC:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ if (my_cmd.len==1)
++ writeb(my_cmd.data, tp->mmio_addr+my_cmd.offset);
++ else if (my_cmd.len==2)
++ writew(my_cmd.data, tp->mmio_addr+(my_cmd.offset&~1));
++ else if (my_cmd.len==4)
++ writel(my_cmd.data, tp->mmio_addr+(my_cmd.offset&~3));
++ else {
++ ret = -EOPNOTSUPP;
++ break;
++ }
++
++ break;
++
++ case RTLTOOL_READ_PHY:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ my_cmd.data = mdio_read(tp, my_cmd.offset);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++
++ if (copy_to_user(ifr->ifr_data, &my_cmd, sizeof(my_cmd))) {
++ ret = -EFAULT;
++ break;
++ }
++
++ break;
++
++ case RTLTOOL_WRITE_PHY:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ spin_lock_irqsave(&tp->phy_lock, flags);
++ mdio_write(tp, my_cmd.offset, my_cmd.data);
++ spin_unlock_irqrestore(&tp->phy_lock, flags);
++ break;
++
++ case RTLTOOL_READ_EPHY:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ my_cmd.data = rtl8168_ephy_read(tp->mmio_addr, my_cmd.offset);
++
++ if (copy_to_user(ifr->ifr_data, &my_cmd, sizeof(my_cmd))) {
++ ret = -EFAULT;
++ break;
++ }
++
++ break;
++
++ case RTLTOOL_WRITE_EPHY:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ rtl8168_ephy_write(tp->mmio_addr, my_cmd.offset, my_cmd.data);
++ break;
++
++ case RTLTOOL_READ_PCI:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ my_cmd.data = 0;
++ if (my_cmd.len==1)
++ pci_read_config_byte(tp->pci_dev, my_cmd.offset,
++ (u8 *)&my_cmd.data);
++ else if (my_cmd.len==2)
++ pci_read_config_word(tp->pci_dev, my_cmd.offset,
++ (u16 *)&my_cmd.data);
++ else if (my_cmd.len==4)
++ pci_read_config_dword(tp->pci_dev, my_cmd.offset,
++ &my_cmd.data);
++ else {
++ ret = -EOPNOTSUPP;
++ break;
++ }
++
++ if (copy_to_user(ifr->ifr_data, &my_cmd, sizeof(my_cmd))) {
++ ret = -EFAULT;
++ break;
++ }
++ break;
++
++ case RTLTOOL_WRITE_PCI:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ if (my_cmd.len==1)
++ pci_write_config_byte(tp->pci_dev, my_cmd.offset,
++ my_cmd.data);
++ else if (my_cmd.len==2)
++ pci_write_config_word(tp->pci_dev, my_cmd.offset,
++ my_cmd.data);
++ else if (my_cmd.len==4)
++ pci_write_config_dword(tp->pci_dev, my_cmd.offset,
++ my_cmd.data);
++ else {
++ ret = -EOPNOTSUPP;
++ break;
++ }
++
++ break;
++
++ case RTLTOOL_READ_EEPROM:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ my_cmd.data = rtl_eeprom_read_sc(tp, my_cmd.offset);
++
++ if (copy_to_user(ifr->ifr_data, &my_cmd, sizeof(my_cmd))) {
++ ret = -EFAULT;
++ break;
++ }
++
++ break;
++
++ case RTLTOOL_WRITE_EEPROM:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ rtl_eeprom_write_sc(tp->mmio_addr, my_cmd.offset, my_cmd.data);
++ break;
++
++ case RTL_ARP_NS_OFFLOAD:
++ break;
++
++ case RTL_SET_OOB_IPMAC:
++ ret = OOB_set_ip_mac(tp,
++ (struct sockaddr_in *)&my_cmd.ifru_addr,
++ my_cmd.ifru_hwaddr.sa_data);
++ break;
++
++ case RTL_READ_OOB_MAC:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ my_cmd.data = OCP_read(tp, 0xf, my_cmd.offset);
++
++ if (copy_to_user(ifr->ifr_data, &my_cmd, sizeof(my_cmd))) {
++ ret = -EFAULT;
++ break;
++ }
++ break;
++
++ break;
++
++ case RTL_WRITE_OOB_MAC:
++ if (!capable(CAP_NET_ADMIN))
++ return -EPERM;
++
++ OOB_mutex_lock(tp);
++ if (my_cmd.len == 1)
++ OCP_write(tp, 0x1, my_cmd.offset, my_cmd.data);
++ else if (my_cmd.len == 2)
++ OCP_write(tp, 0x3, my_cmd.offset, my_cmd.data);
++ else if (my_cmd.len == 4)
++ OCP_write(tp, 0xf, my_cmd.offset, my_cmd.data);
++ else {
++ ret = -EOPNOTSUPP;
++ }
++ OOB_mutex_unlock(tp);
++
++ break;
++
++ break;
++
++ default:
++ ret = -EOPNOTSUPP;
++ break;
++ }
++
++ return ret;
++}
+diff -rupN a/drivers/net/ethernet/realtek/rtltool.h b/drivers/net/ethernet/realtek/rtltool.h
+--- a/drivers/net/ethernet/realtek/rtltool.h 1970-01-01 03:00:00.000000000 +0300
++++ b/drivers/net/ethernet/realtek/rtltool.h 2012-10-25 11:47:41.063867290 +0300
+@@ -0,0 +1,48 @@
++#ifndef _LINUX_RTLTOOL_H
++#define _LINUX_RTLTOOL_H
++
++#define SIOCRTLTOOL SIOCDEVPRIVATE+1
++
++enum rtl_cmd {
++ RTLTOOL_READ_MAC=0,
++ RTLTOOL_WRITE_MAC,
++ RTLTOOL_READ_PHY,
++ RTLTOOL_WRITE_PHY,
++ RTLTOOL_READ_EPHY,
++ RTLTOOL_WRITE_EPHY,
++ RTLTOOL_READ_ERI,
++ RTLTOOL_WRITE_ERI,
++ RTLTOOL_READ_PCI,
++ RTLTOOL_WRITE_PCI,
++ RTLTOOL_READ_EEPROM,
++ RTLTOOL_WRITE_EEPROM,
++
++ RTL_ARP_NS_OFFLOAD,
++ RTL_SET_OOB_IPMAC,
++ RTL_READ_OOB_MAC,
++ RTL_WRITE_OOB_MAC,
++
++ RTLTOOL_INVALID
++};
++
++struct rtltool_cmd {
++ __u32 cmd;
++ __u32 offset;
++ __u32 len;
++ __u32 data;
++ struct sockaddr ifru_addr;
++ struct sockaddr ifru_netmask;
++ struct sockaddr ifru_hwaddr;
++};
++
++enum mode_access {
++ MODE_NONE=0,
++ MODE_READ,
++ MODE_WRITE
++};
++
++#ifdef __KERNEL__
++int rtltool_ioctl(struct rtl8168_private *tp, struct ifreq *ifr);
++#endif
++
++#endif /* _LINUX_RTLTOOL_H */
diff --git a/projects/Fusion/linux/linux.i386.conf b/projects/Fusion/linux/linux.i386.conf
index 31b66fec5d..7ee792619d 100644
--- a/projects/Fusion/linux/linux.i386.conf
+++ b/projects/Fusion/linux/linux.i386.conf
@@ -1225,6 +1225,9 @@ CONFIG_SKY2=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Fusion/linux/linux.x86_64.conf b/projects/Fusion/linux/linux.x86_64.conf
index e78f6afc17..b6f7f60b10 100644
--- a/projects/Fusion/linux/linux.x86_64.conf
+++ b/projects/Fusion/linux/linux.x86_64.conf
@@ -1181,6 +1181,9 @@ CONFIG_SKY2=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Generic/linux/linux.i386.conf b/projects/Generic/linux/linux.i386.conf
index 4fbfdbab36..a3f12c8b8b 100644
--- a/projects/Generic/linux/linux.i386.conf
+++ b/projects/Generic/linux/linux.i386.conf
@@ -1274,6 +1274,9 @@ CONFIG_8139TOO_PIO=y
CONFIG_8139TOO_TUNE_TWISTER=y
# CONFIG_8139TOO_8129 is not set
# CONFIG_8139_OLD_RX_RESET is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Generic_OSS/linux/linux.i386.conf b/projects/Generic_OSS/linux/linux.i386.conf
index 36f22d2061..565748daaa 100644
--- a/projects/Generic_OSS/linux/linux.i386.conf
+++ b/projects/Generic_OSS/linux/linux.i386.conf
@@ -1272,6 +1272,9 @@ CONFIG_8139TOO_PIO=y
CONFIG_8139TOO_TUNE_TWISTER=y
# CONFIG_8139TOO_8129 is not set
# CONFIG_8139_OLD_RX_RESET is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/ION/linux/linux.i386.conf b/projects/ION/linux/linux.i386.conf
index 70c072319f..f4c207d478 100644
--- a/projects/ION/linux/linux.i386.conf
+++ b/projects/ION/linux/linux.i386.conf
@@ -1234,6 +1234,9 @@ CONFIG_FORCEDETH=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/ION/linux/linux.x86_64.conf b/projects/ION/linux/linux.x86_64.conf
index 81da1b6c3c..3cee7d2902 100644
--- a/projects/ION/linux/linux.x86_64.conf
+++ b/projects/ION/linux/linux.x86_64.conf
@@ -1175,6 +1175,9 @@ CONFIG_FORCEDETH=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Intel/linux/linux.i386.conf b/projects/Intel/linux/linux.i386.conf
index 1a249e3861..cb9a4e57f6 100644
--- a/projects/Intel/linux/linux.i386.conf
+++ b/projects/Intel/linux/linux.i386.conf
@@ -1243,6 +1243,9 @@ CONFIG_SKY2=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Intel/linux/linux.x86_64.conf b/projects/Intel/linux/linux.x86_64.conf
index 928393c136..30b150eb85 100644
--- a/projects/Intel/linux/linux.x86_64.conf
+++ b/projects/Intel/linux/linux.x86_64.conf
@@ -1185,6 +1185,9 @@ CONFIG_SKY2=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Ultra/linux/linux.x86_64.conf b/projects/Ultra/linux/linux.x86_64.conf
index d73ca5165c..d38c74612b 100644
--- a/projects/Ultra/linux/linux.x86_64.conf
+++ b/projects/Ultra/linux/linux.x86_64.conf
@@ -1152,6 +1152,9 @@ CONFIG_ETHERNET=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Virtual/linux/linux.i386.conf b/projects/Virtual/linux/linux.i386.conf
index 5f04aa7a56..4a7c05ce5c 100644
--- a/projects/Virtual/linux/linux.i386.conf
+++ b/projects/Virtual/linux/linux.i386.conf
@@ -1245,6 +1245,9 @@ CONFIG_SKY2=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set
diff --git a/projects/Virtual/linux/linux.x86_64.conf b/projects/Virtual/linux/linux.x86_64.conf
index e053d91822..7f5108bdb3 100644
--- a/projects/Virtual/linux/linux.x86_64.conf
+++ b/projects/Virtual/linux/linux.x86_64.conf
@@ -1186,6 +1186,9 @@ CONFIG_SKY2=y
CONFIG_NET_VENDOR_REALTEK=y
# CONFIG_8139CP is not set
# CONFIG_8139TOO is not set
+CONFIG_R8168=y
+CONFIG_R8168_NAPI=y
+CONFIG_R8168_VLAN=y
CONFIG_R8169=y
# CONFIG_NET_VENDOR_RDC is not set
# CONFIG_NET_VENDOR_SEEQ is not set